高性能・高信頼性 InGaP/GaAs HBT および IC 化技術の開発

Development of High-performance and Long-term Reliability InGaP/GaAs HBTs

高木章雄 Akio Takagi, 松岡 裕 Yutaka Matsuoka, 江島正憲 Masanori Ejima, 天野好章 Yoshiaki Amano, 大久保幸夫 Yukio Ohkubo, 小路孝志 Takashi Koji, 柏木謙一 Kenichi Kashiwagi, 荒屋敷豊 Yutaka Arayashiki

[要 旨]	デバイス構造およびプロセスの適正化を図り、 f_{T} =153GHz、 f_{max} =170GHz、 BV_{CEO} =13Vの InGaP/GaAs HBTを開発した。高温動作試験から導出した接合温度 125℃における MTTF は 10 ¹¹ 時間と高い信頼性を示した。抽出したデバイスパラメータと実測値は良く一致し、12.5Gbit/s 16:1MUX などの集積度の高いディジタル IC や 80GHz の広帯域分布アンプなどのアナログ IC を実現した。開発した何種類かの IC は当社計測器 に搭載されている。
[Summary]	We have developed InGaP/GaAs HBTs with high performance and long-term reliability. They have a high speed of $f_T = 153$ GHz, $f_{max} = 170$ GHz and a breakdown voltage of $BV_{CEO} = 13$ V. The MTTF of the HBT determined by a HTO (High Temperature Operation) test is 10^{11} hours at a junc- tion temperature of 125° C. Equivalent-circuit parameters were obtained from measured DC and RF characteristics for several HBTs. Simulated characteristics using the obtained model parame- ters closely match the measured ones. We have used the HBTs to develop a 12.5-Gbit/s 16:1 MUX, a 80-GHz broadband distributed amplifier, etc. Several ICs are used as key components in our T&M products.

1 まえがき

ネットワークのブロードバンド化が進み,通信(音声)・映像(放送)・インターネット(データ)のいわゆるトリプルプレイが急速に普及し始め,通信バブル以降ふたたび高速・高容量化の要求が増大している。高速・高容量化に対応する計測器は高速で動作するロジック IC を必要とする。40Gbit/s を超える伝送速度の IC 開発はInP/InGaAs HBT (Hetero-junction Bipolar Transistor)^{1),2)}や type-II のバンド構造を有する InP/GaAsSb HBT ^{3),4)}などの高速 性に優れた InP 系 HBT を使って行われており,我々の重要テーマでもある。しかしながら市場では、まだ10~20Gbit/sの伝送速度 がメインであり、この伝送速度に対応する計測器用の高性能・高信 頼性かつ特別な仕様の IC を安価に入手することは難しい状況に ある。我々はエミッタに n-InGaP 層を、ベースに p-GaAs 層を採用 した InGaP/GaAs HBT(GaAs 系 HBT)を InP 系 HBT より早く 開発して実用化に移行し、入手難の特別仕様 IC を社内計測器用 として供給している。

本稿では開発・実用化に成功した GaAs 系 HBT の高性能化, すなわち寄生抵抗や寄生容量の低減を図りながら,同時にコレク タ耐圧を確保する遮断周波数 $f_T = 153$ GHz,最大発振周波数 $f_{max} = 170$ GHz, コレクタ/エミッタ間耐圧 BV_{CE0} = 13 V の HBT 製作技術と妥当性を検証したデバイスパラメータを使って設計・製 作した IC の例について紹介する。

2 高性能化の製作プロセス

2.1 高速性および耐圧の確保

ロジック IC の高速動作には、トランジスタのスイッチング時間を 短くする、つまりf_Tを大きくすることが重要である。それには HBT のエピタキシャルウエハ層構造・素子平面構造の適正化とそれを 実現するプロセスの確立が必要である。

 f_{T} は、エミッタ充電時間、ベース走行時間、コレクタ走行時間と コレクタ充電時間の和に反比例する。 f_{T} の向上を図るには、これら 充電時間と走行時間を短縮することが必要である。

走行時間の短縮にはベース層, コレクタ層の薄層化が有効で あるが,前者はベースのシート抵抗を大きくし, ベース抵抗を増大 させ,後者は耐圧の低下とベース/コレクタ容量(C_{BC})の増大を招 くトレードオフの関係になる問題がある。また, f_{max}はベース抵抗に 反比例する。したがって, ベース抵抗の増大はf_{max}の低下を引き 起こすことにもなる。

エミッタ充電時間は、エミッタ/ベース接合容量に比例しコレクタ 電流に反比例するため、電流値を上げれば小さくなる。しかしなが ら、トランジスタに大電流を流すことは消費電力アップにつながる ため、エミッタを微細化して消費電力を下げることが必要になる。

コレクタ充電時間は C_{BC}(真性+外部)と寄生抵抗(エミッタおよ びコレクタ)の積に比例する。この充電時間を短縮するためには外 部 C_{BC}と寄生抵抗の低減が有効である。 本稿で実施した InGaP/GaAs HBT の高性能化は、寄生抵 抗・寄生容量の低減による高速性の追求と同時にコレクタ耐圧を 維持するエピタキシャルウエハ層構造の検討と信頼性を高める平 面構造を実現することである⁵⁾。

具体的には以下の項目を導入した(図1)。

- (1) InGaAs エミッタコンタクト層の導入
- (2) 耐熱エミッタ電極(WSi)の採用
- (3) エミッタサイズの狭幅化
- (4) エミッタメサ/ベース電極間隔の短縮
- (5) 電子走行距離の短縮
- (6) イオン注入による外部 C_{BC}の低減(空乏化)
- (7) ベースメサのセルフアライン化
- (8) リッジ/ベース電極構造の改良
- (9) 二層構造のコレクタ層とコレクタコンタクト層の採用



図1 HBT 断面模式図 HBT Cross section

2.2 エピタキシャルウエハと製造プロセス

HBT を製作するエピタキシャルウエハの層構造は以下の通りで ある。半絶縁性 GaAs ウエハにサブコレクタ層としてキャリア濃度 5× 10^{18} cm⁻³,厚さ 400 nm の Si ドープ n⁺-GaAs 層,その上にコレクタ を二層構造で形成し、ベース層は高濃度薄層化させ、6×10¹⁹ cm⁻³、 厚さ 35 nm の C ドープ p⁺-GaAs 層とし、エミッタ層には 5×10¹⁷ cm⁻³、厚さ 60 nm の Si ドープ n-InGaP 層を用い、エミッタキャップ 層に、5×10¹⁸ cm⁻³、厚さ 100 nm の Si ドープ n⁺-GaAs 層,5×10¹⁹ cm⁻³、厚さ 50 nm の Si ドープ n⁺-In_yGa_{1-y}As (y = 0.5) 層と 5× 10^{19} cm⁻³、厚さ 50 nm の Si ドープ n⁺-In_yGa_{1-y}As (y = 0.5) 層を順 次積層した構造である。

主な製造プロセスは次の通りである。エミッタ電極としてWSiを形成,エミッタキャップ層をドライエッチングおよび選択ウェットエッチングで除去し,素子分離および外部 C_{BC} 低減のため B をそれぞれイオン注入する。エミッタメサの周辺にリッジを残すパターンをマスクとし,選択ウェットエッチングでベース層を露出させ,ベース電極を

形成する。ベースメサエッチングはベース電極をマスクとして行い, コレクタ電極を形成し,素子部を平坦化するためにベンゾシクロブ テン(BCB)膜を塗布する。抵抗や金属/絶縁体/金属(MIM)容量 のパッシブ素子を形成し,エミッタ,ベース,コレクタ電極および抵 抗や MIM 容量に配線接続するための絶縁膜開口を行い,配線を 接続する。さらに,エアーブリッジや裏面ビア(VIA)ホールの形成 を製作する IC の設計に応じて行う。このエアーブリッジと VIA ホー ルは HBT 単体素子の高性能化プロセス開発とは別に開発したプ ロセス技術で,前者はノンシアン系の電解 Au めっき液を使い,後 者は 70μm 厚にウエハを薄層化して, Cl₂とAr の混合ガスを使った ICP ドライエッチングで形成している。両者ともに安定・均一にでき ている。形成例の写真を図 2 に示す。





図 2 エアーブリッジ(SEM 写真)とVIA ホール断面写真(光顕) SEM of air bridge and cross section of via hole

3 評価結果

3.1 デバイスパラメータの抽出と検証

エミッタサイズ 1.4×5µm²をはじめとして,各種サイズの HBT の DC および RF(S パラメータ)測定し,HBT の等価回路モデル に示される各種デバイスパラメータを抽出した。エミッタサイズ 1.4 ×5µm² の HBT に対して,その抽出したパラメータから計算した 値と測定値の対比を図3~図5に示す。両者は良く一致しており, 抽出したパラメータを用いて測定値を再現できることがわかる。



図3 Sパラメータの測定値(青)と計算値(赤) Measured (blue) and calculated (red) S-parameters



図 4 I-V 特性の測定値(赤)と計算値(青) Measured (red) and calculated (blue) I-V curves





3.2 高速性の評価

外部 C_{BC}容量低減効果を調べるため、C_{BC}についてイオン注入 有無の違いを調べた。100×100 μm²のベース/コレクタダイオード の C-V 特性を図 6 に示す。これより、ベース/コレクタ間電圧を順 方向側 0.5 V にしてもコレクタは空乏化されており、イオン注入に より外部コレクタ容量を低減できていることがわかる。

この方法では,注入イオンがベース層を貫通してコレクタ層に達 するため,ベースのシート抵抗値と電極の接触抵抗率への影響を TLM (Transmission Line Model) 測定で確認した。結果はそれ ぞれ 460Ω/□と 2.8×10⁻⁷Ω·cm² であり,注入を行わない場合と 比べてシート抵抗は 2%,接触抵抗率は 7%の増大にとどまって おり,HBT 特性への影響は小さい。

HBTの I-V 特性は図4 に示すように立ち上がりは急峻であり、 オフセット電圧は0.25 V であった。また、コレクタエミッタ間耐圧 BV_{CE0}は13 Vと実用上十分な値を示した。



図 6 ベース/コレクタダイオードの C-V 特性 C-V Characteristics of base/collector diode

エミッタ寸法 (S_E) 1.4×5 μ m² の HBT についてコレクタ電圧 V_{CE} が 0.9 V, コレクタ電流 I_c が 7.7 mA (110 kA/ cm²)での RF 特性を図7 に示す。これより電流利得 | h_{21} | が 0dB になる周波 数 f_T および最大単方向電力利得 UG (Unilateral Gain) が 0dB になる周波数 f_{max} はそれぞれ 153, 170 GHz と求められる (ここで MSG/MAG は最大安定利得/最大有能利得)。また, C_{BC} および エミック抵抗 R_{EE} は 10.4 fF, 6.2 Ωと見積もられた。



図7 HBTのRF特性 HBT RF characteristics

S パラメータから変換した y パラメータ y_{12} の虚数部の周波数依存性を図8に示す。低周波側の傾きから C_{BC} を見積もることができるが、外部コレクタへのイオン注入により C_{BC} をトータルの23%低減できたことが分かる。



3.3 高信頼性の評価

高信頼性の重要なポイントはエミッタメサを取り囲むリッジである。 本稿の HBT はエミッタリッジにベース電極をオーバーラップさせ, ベース面の露出を防止している。HBT の信頼性は,エミッタサイ ズ1.4×30 μ m²の HBT を用い,コレクタ電圧 V_{CE} = 3 V, コレクタ 電流密度 J_c = 75 kA / cm² で,接合温度 T_jは 300, 320, 340℃の 3 温度水準の高温通電試験から評価した。前記のキャリ ア濃度 6×10¹⁹ cm⁻³,厚さが 35 nm の高濃度薄層化ベースを用 いた HBT のほかに,比較用にキャリア濃度が 4×10¹⁹ cm⁻³,厚さ が 50 nm のベース層を用いた HBT も試験を行った。試験個数は 各温度水準につき 20 個とし,故障判定基準は電流利得 β が初期 より 20%低下した時点とした。

 T_j が 300℃における試験結果の例を図 9 に示す。縦軸には初 期のβで規格化した値を示した。試験の結果より各温度水準にお ける平均故障時間 MTTFを求め、それをアレニウスプロットした結 果を図 10 に示す。これらのデータから外挿して求めた、 $T_j =$ 125℃での MTTF は 50 nm 厚ベースの HBT で 4.0×10¹¹ h、 高濃度薄層ベースで 1.8×10¹¹ h となり、いずれも十分に長い寿 命となった。

4 IC の製作

開発した HBT を用いた IC の例を紹介する。IC には、パッシブ 素子として、GaAs 半導体層抵抗、スパッタ法で形成した WSiN 抵抗体と SiN 膜を層間絶縁膜に用いた MIM 容量を使用した。 配線は二層あるいはエアブリッジを含めた三層 Au 配線を用い た。



HTO Test results at T_i = 300°C





アナログ IC として、基本増幅回路を 2 ブロック構成にした 4 段 の分布型アンプを設計し、製作した⁶⁾。通常、HBT で基本増幅回 路にカスコード接続を採用する場合、入力シャント抵抗による入力 損失が大きくなり広帯域化が難しい。本回路では、2 ブロック構成 にすることにより、入力損失を低くでき、第 2 ブロックの入力容量が 第 1 ブロックに対してピーキング容量として働くことにより、高利得 化と広帯域化を可能にした。設計した IC のチップサイズは 1.2×1 mm² で、その外観写真を図 11 に示す。S パラメータ周波数特性 のシミュレーションと実測結果 (バイアス電流:59mA,電源電圧: 4.5V、入力バイアス電流:9.6mA、入力バイアス電圧:2.9V)を図 12 に示す。この HBT を用いた分布型アンプでは、実測値で利得 S₂₁ 16 dB、3 dB 帯域 80 GHz と高利得かつ広帯域で、入出力反 射は 40 GHz でいずれも -10 dB 以下となるアンプを実現でき、 設計値と良く一致した。



図 11 2 段構成分布型アンプの外観写真 Photograph of double-stage distributed amplifier



図 12 分布型アンプの S パラメータの周波数特性 Frequency dependence of amplifier S-parameters

次に、12.5 Gbit/s動作の16:1 MUX (Multiplexer)の製作例を 示す。製作したICを実装したパッケージ外観写真を図 13 に示す。 チップには 1624 個の HBT やダイオード、1051 個の抵抗体が 3.4 mm 角内に集積されており、高性能 HBT を活かしてジッタ低減、 DATA 出力の立上り時間 T_r 、立下り時間 T_f 改善、発振防止や低消 費電力化(2.6W)などの工夫をこらしている。図 14 に周波数 12.5 GHz におけるエラーフリー動作時の出力波形の例を示す。



図 13 16:1 MUX の外観写真 Photograph of 16:1 MUX



図 14 16:1 MUX の出力波形 16:1 MUX Output waveforms

このほか、10 GHzの鋸歯状波発生 IC(図 15)や発振器+変 調器より簡単で ON/OFF 比が大きくとれるバースト発振 IC(図 16 は波形のみ掲載),三次相互歪や変換損の少ないミキサーダイ オード,位相雑音を低く抑えた VCO なども製作している。





100 µm

図 15 10 GHz鋸歯状波発生 IC の外観写真と出力波形 Photograph of sawtooth waveform shaper and waveform



図 16 バースト発振 IC の出力波形 Burst oscillator waveforms

5 むすび

高性能 InGaP/GaAs HBT を開発し,高速性とコレクタ耐圧 の双方を満足するエピ構造,HBT 平面構造およびその製作プ ロセス技術を確立した。このHBTから抽出したモデルパラメータ は実測値と良く一致すること,このパラメータを使って設計した 種々の IC は設計通りに動作することから設計に有効であること を実証した。 本稿に紹介した IC のほか,開発した IC の種類は多く,何種類かの IC は当社計測器に搭載されている。

また、本 InGaP/GaAs HBT のように f_T および f_{max} が 100GHz を超える性能を有する GaAs 系 HBT のファウンドリーはほとんど ないが、当社は社内に限らず、社外へも本ファウンドリーサービス を提供している。

参考文献

- K. Kurishima, H. Nakajima, T. Kobayashi, Y. Matsuoka, and T. Ishibashi, "Fabrication and Characterization of High-Performance InP/InGaAs Double-Heterojunction Bipolar Transistors," IEEE Trans. Electron. Devices. 41, pp.1319-1326, 1994.
- Y. Kotani, R. Yamabi, T. Kawasaki, M. Yanagisawa, S. Yaegashi, H. Yano, "High-Speed and Uniform Self-Aligned InGaAs/InP HBTs for 40Gb/s Fiber Optic Communications Applications," Jpn. J. Appl. Phys. 42, pp.2352-2358, 2003.
- M. W. Dvorak, C. R. Bolognesi, O. J. Pitts, and S. P. Watkins, "300GHz InP/GaAsSb/InP double HBTs with high current capability and BVCEO>6V," IEEE Elevtron Dev. Lett. 22, pp.361-363, 2001.
- B. F. Chu-kung, S. Dhen, W. Hafez, M. Feng, "Process and Performance Improvements to Type-II GaAsSb/InP DHBTs," Digests of CS MANTECH, 11.4, 2005
- Y. Ohkubo, A. Takagi, Y. Amano, T. Koji, K. Kashiwagi, Y. Matsuoka, "High-reliability InGaP/GaAs HBTs with 153 GHz fT and 170 GHz fmax," Electron. Lett., 39, pp. 1862-1863, 2003.
- Y. Arayashiki, Y. Ohkubo, Y. Amano, A. Takagi, M. Ejima,
 Y. Matsuoka, "16 dB 80 GHz InGaP/GaAs HBT distributed amplifier," Electron. Lett., 40, pp. 244-245, 2004.

執筆者



高木章雄 コアテクノロジーR&D センター MMIC 開発部



松 岡 裕 コアテクノロジーR&D センター MMIC 開発部



江島正憲 コアテクノロジーR&D センター MMIC 開発部



天野好章 コアテクノロジーR&D センター MMIC 開発部



大久保幸夫 コアテクノロジーR&D センター MMIC 開発部



小 路 孝 志 コアテクノロジー R&D センター MMIC 開発部



柏木謙一 コアテクノロジーR&D センター MMIC 開発部



荒屋敷豊
 コアテクノロジーR&D センター
 MMIC 開発部

77

論 文 高性能・高信頼性 InGaP/GaAs HBT および IC 化技術の開発

「アンリツテクニカル」82号 (2006.3)より抜粋

