

MU183020A  
28G/32G bit/s PPG  
MU183021A  
28G/32G bit/s 4ch PPG  
取扱説明書

第 17 版

- ・製品を適切・安全にご使用いいたぐために、製品をご使用になる前に、本書をお読みください。
- ・本書に記載以外の各種注意事項は、MP1800A シグナルクオリティアナライザ インストレーションガイドおよび MT1810A 4 スロットシャーシ インストレーションガイドに記載の事項に準じますので、そちらをお読みください。
- ・本書は製品とともに保管してください。

アンリツ株式会社

# 安全情報の表示について

当社では人身事故や財産の損害を避けるために、危険の程度に応じて下記のようなシグナルワードを用いて安全に関する情報を提供しています。記述内容を十分理解した上で機器を操作してください。

下記の表示およびシンボルは、そのすべてが本器に使用されているとは限りません。また、外観図などが本書に含まれるとき、製品に貼り付けたラベルなどがその図に記入されていない場合があります。

## 本書中の表示について



回避しなければ、死亡または重傷に至る切迫した危険があることを示します。



回避しなければ、死亡または重傷に至るおそれがある潜在的な危険があることを示します。



回避しなければ、軽度または中程度の人体の傷害に至るおそれがある潜在的危険、または、物的損害の発生のみが予測されるような危険があることを示します。

## 機器に表示または本書に使用されるシンボルについて

機器の内部や操作箇所の近くに、または本書に、安全上および操作上の注意を喚起するための表示があります。これらの表示に使用しているシンボルの意味についても十分理解して、注意に従ってください。



禁止行為を示します。丸の中や近くに禁止内容が描かれています。



守るべき義務的行為を示します。丸の中や近くに守るべき内容が描かれています。



警告や注意を喚起することを示します。三角の中や近くにその内容が描かれています。



注意すべきことを示します。四角の中にその内容が書かれています。



このマークを付けた部品がリサイクル可能であることを示しています。

MU183020A 28G/32G bit/s PPG

MU183021A 28G/32G bit/s 4ch PPG

取扱説明書

2012年（平成24年）7月20日（初版）

2018年（平成30年）4月6日（第17版）

- ・予告なしに本書の内容を変更することがあります。
- ・許可なしに本書の一部または全部を転載・複製することを禁じます。

Copyright © 2012-2018, ANRITSU CORPORATION

Printed in Japan

## 品質証明

アンリツ株式会社は、本製品が出荷時の検査により公表規格を満足していること、ならびにそれらの検査には、産業技術総合研究所(National Institute of Advanced Industrial Science and Technology)および情報通信研究機構(National Institute of Information and Communications Technology)などの国立研究所によって認められた公的校正機関にトレーサブルな標準器を基準として校正した測定器を使用したことを証明します。

## 保証

アンリツ株式会社は、納入後1年以内に製造上の原因に基づく故障が発生した場合は、無償で修復することを保証します。

ただし、ソフトウェアの保証内容は別途「ソフトウェア使用許諾書」に基づきます。また、次のような場合は上記保証の対象外とさせていただきます。

- ・ この取扱説明書に別途記載されている保証対象外に該当する故障の場合。
- ・ お客様の誤操作、誤使用または無断の改造もしくは修理による故障の場合。
- ・ 通常の使用を明らかに超える過酷な使用による故障の場合。
- ・ お客様の不適当または不十分な保守による故障の場合。
- ・ 火災、風水害、地震、落雷、降灰またはそのほかの天災地変による故障の場合。
- ・ 戦争、暴動または騒乱など破壊行為による故障の場合。
- ・ 本製品以外の機械、施設または工場設備の故障、事故または爆発などによる故障の場合。
- ・ 指定外の接続機器もしくは応用機器、接続部品もしくは応用部品または消耗品の使用による故障の場合。
- ・ 指定外の電源または設置場所での使用による故障の場合。
- ・ 特殊環境における使用<sup>(注)</sup>による故障の場合。
- ・ 昆虫、ぐも、かび、花粉、種子またはそのほかの生物の活動または侵入による故障の場合。

また、この保証は、原契約者のみ有効で、再販売されたものについては保証しかねます。

なお、本製品の使用、あるいは使用不能によって生じた損害およびお客様の取引上の損失については、責任を負いかねます。

注:

「特殊環境における使用」には、以下のような環境での使用が該当します。

- ・ 直射日光が当たる場所
- ・ 粉じんが多い環境
- ・ 屋外
- ・ 水、油、有機溶剤もしくは薬液などの液中、またはこれらの液体が付着する場所

- ・ 潮風、腐食性ガス(亜硫酸ガス、硫化水素、塩素、アンモニア、二酸化窒素、塩化水素など)がある場所
- ・ 静電気または電磁波の強い環境
- ・ 電源の瞬断または異常電圧が発生する環境
- ・ 部品が結露するような環境
- ・ 潤滑油からのオイルミストが発生する環境
- ・ 高度 2000 m を超える環境
- ・ 車両、船舶または航空機内など振動または衝撃が多く発生する環境

## 当社へのお問い合わせ

本製品の故障については、本書(紙版説明書では巻末、電子版説明書では別ファイル)に記載の「本製品についてのお問い合わせ窓口」へすみやかにご連絡ください。

## 国外持出しに関する注意

1. 本製品は日本国内仕様であり、外国の安全規格などに準拠していない場合もありますので、国外へ持ち出して使用された場合、当社は一切の責任を負いかねます。
2. 本製品および添付マニュアル類は、輸出および国外持ち出しの際には、「外国為替及び外国貿易法」により、日本国政府の輸出許可や役務取引許可を必要とする場合があります。また、米国の「輸出管理規則」により、日本からの再輸出には米国政府の再輸出許可を必要とする場合があります。  
本製品や添付マニュアル類を輸出または国外持ち出しする場合は、事前に必ず弊社の営業担当までご連絡ください。  
輸出規制を受ける製品やマニュアル類を廃棄処分する場合は、軍事用途等に不正使用されないように、破碎または裁断処理していただきますようお願い致します。

# ソフトウェア使用許諾

お客様は、ご購入いただいたソフトウェア（プログラム、データベース、電子機器の動作・設定などを定めるシナリオ等、以下「本ソフトウェア」と総称します）を使用（実行、複製、記録等、以下「使用」と総称します）する前に、本ソフトウェア使用許諾（以下「本使用許諾」といいます）をお読みください。お客様が、本使用許諾にご同意いただいた場合のみ、お客様は、本使用許諾に定められた範囲において本ソフトウェアをアンリツが推奨・指定する装置（以下、「本装置」といいます）に使用することができます。

## 第1条（許諾、禁止内容）

- お客様は、本ソフトウェアを有償・無償にかかわらず第三者へ販売、開示、移転、譲渡、賃貸、頒布、または再使用する目的で複製、開示、使用許諾することはできません。
- お客様は、本ソフトウェアをバックアップの目的で、1部のみ複製を作成できます。
- 本ソフトウェアのリバースエンジニアリングは禁止させていただきます。
- お客様は、本ソフトウェアを本装置1台で使用できます。

## 第2条（免責）

アンリツは、お客様による本ソフトウェアの使用または使用不能から生ずる損害、第三者からお客様になされた損害を含め、一切の損害について責任を負わないものとします。

## 第3条（修補）

- お客様が、取扱説明書に書かれた内容に基づき本ソフトウェアを使用していたにもかかわらず、本ソフトウェアが取扱説明書もしくは仕様書に書かれた内容どおりに動作しない場合（以下「不具合」と言います）には、アンリツは、アンリツの判断に基づいて、本ソフトウェアを無償で修補、交換、または回避方法のご案内をするものとします。ただし、以下の事項に係る不具合を除きます。
  - 取扱説明書・仕様書に記載されていない使用目的での使用
  - アンリツが指定した以外のソフトウェアとの相互干渉
  - 消失したもしくは、破壊されたデータの復旧
  - アンリツの合意無く、本装置の修理、改造がされた場合
  - 他の装置による影響、ウイルスによる影響、災害、その他の外部要因などアンリツの責とみなされない要因があった場合
- 前項に規定する不具合において、アンリツが、お客様ご指定の場所で作業する場合の移動費、宿泊費および日当に関する現地作業費については有償とさせていただきます。
- 本条第1項に規定する不具合に係る保証責任期

間は本ソフトウェア購入後6か月もしくは修補後30日いずれか長い方の期間とさせていただきます。

## 第4条（法令の遵守）

お客様は、本ソフトウェアを、直接、間接を問わず、核、化学・生物兵器およびミサイルなど大量破壊兵器および通常兵器およびこれらの製造設備等関連資機材等の拡散防止の観点から、日本国の「外国為替および外国貿易法」およびアメリカ合衆国「輸出管理法」その他国内外の関係する法律、規則、規格等に違反して、いかなる仕向け地、自然人もしくは法人に対しても輸出しないものとし、また輸出させないものとします。

## 第5条（解除）

アンリツは、お客様が本使用許諾のいずれかの条項に違反したとき、アンリツの著作権およびその他の権利を侵害したとき、または、その他、お客様の法令違反等、本使用許諾を継続できないと認められる相当の事由があるときは、本使用許諾を解除することができます。

## 第6条（損害賠償）

お客様が、使用許諾の規定に違反した事に起因してアンリツが損害を被った場合、アンリツはお客様に対して当該の損害を請求することができるものとします。

## 第7条（解除後の義務）

お客様は、第5条により、本使用許諾が解除されたときはただちに本ソフトウェアの使用を中止し、アンリツの求めに応じ、本ソフトウェアおよびそれに関する複製物を含めアンリツに返却または廃棄するものとします。

## 第8条（協議）


本使用許諾の条項における個々の解釈について疑義が生じた場合、または本使用許諾に定めのない事項についてはお客様およびアンリツは誠意をもって協議のうえ解決するものとします。

## 第9条（準拠法）

本使用許諾は、日本法に準拠し、日本法に従って解釈されるものとします。

# はじめに

MP1800A シグナルクオリティアナライザ本体、MT1810A 4スロットシャーシ本体、モジュール、および制御ソフトウェアを組み合わせた試験システムをシグナルクオリティアナライザシリーズといいます。シグナルクオリティアナライザシリーズの取扱説明書は、以下のように、インストレーションガイド、本体、リモートコントロール、モジュール、および制御ソフトウェアに分かれて構成されています。



# 目次

はじめに .....	
第 1 章 概要 .....	1-1
1.1 製品の概要 .....	1-2
1.2 機器の構成 .....	1-3
1.3 規格 .....	1-7
第 2 章 使用前の準備 .....	2-1
2.1 本体への実装 .....	2-2
2.2 アプリケーションの操作方法 .....	2-2
2.3 破損防止処理 .....	2-3
第 3 章 パネルおよびコネクタの説明 .....	3-1
3.1 パネルの説明 .....	3-2
3.2 モジュール間の接続 .....	3-4
第 4 章 画面構成 .....	4-1
4.1 画面全体の構成 .....	4-2
4.2 操作画面の構成 .....	4-3
4.3 ユーザカスタマイズ画面について .....	4-4
第 5 章 操作方法 .....	5-1
5.1 出力インターフェースの設定 .....	5-2
5.2 Pattern の設定 .....	5-12
5.3 Error 付加機能 .....	5-39
5.4 Pre-Code 設定機能 .....	5-42
5.5 Misc1 機能 .....	5-44
5.6 Misc2 機能 .....	5-55
5.7 モジュール間同期機能 .....	5-74
5.8 Multi Channel Calibration 機能 .....	5-75
5.9 Unit Sync 機能 .....	5-85

<b>第 6 章 使用例 .....</b>	<b>6-1</b>
6.1    Optical Transceiver Module の測定 .....	6-2
6.2    56 Gbit/s DQPSK 信号の発生 .....	6-4
<b>第 7 章 リモートコマンド .....</b>	<b>7-1</b>
<b>第 8 章 性能試験 .....</b>	<b>8-1</b>
8.1    性能試験.....	8-2
8.2    性能試験用機器.....	8-2
8.3    性能試験項目 .....	8-3
<b>第 9 章 保守 .....</b>	<b>9-1</b>
9.1    日常の手入れ .....	9-2
9.2    保管上の注意 .....	9-2
9.3    輸送方法.....	9-3
9.4    校正 .....	9-3
9.5    廃棄 .....	9-3
<b>第 10 章 トラブルシューティング .....</b>	<b>10-1</b>
10.1   モジュール交換時の問題.....	10-2
10.2   出力波形観測時の問題.....	10-2
10.3   エラーレート測定時の問題.....	10-3

付録 A 擬似ランダムパターン .....	A-1
付録 B 初期設定項目一覧 .....	B-1
付録 C 設定制約事項 .....	C-1
付録 D 性能試験結果記入表 .....	D-1
付録 E Unit Sync 機能の使用準備 .....	E-1
付録 F ジッタ測定用ケーブル接続例 .....	F-1
付録 G PAM 機能の使用方法 .....	G-1

この章では、MU183020A 28G/32G bit/s PPG, MU183021A 28G/32G bit/s 4ch PPG（以下、本器と呼びます）の概要について説明します。  
なお、本書では特記事項がない限り、MU183020Aとして説明しています。

1.1	製品の概要 .....	1-2
1.2	機器の構成 .....	1-3
1.2.1	標準構成 .....	1-3
1.2.2	オプション .....	1-4
1.2.3	応用部品 .....	1-6
1.3	規格 .....	1-7
1.3.1	MU183020A 規格 .....	1-7
1.3.2	MU183021A 規格 .....	1-21

## 1.1 製品の概要

本器は、シグナルクオリティアナライザシリーズの本体に内蔵可能なプラグインモジュールです。本器は動作周波数範囲内で PRBS パターン, DATA パターン, Zero-Substitution パターン, および Mixed パターンの各種パターンを発生できます。

本器はさまざまなオプション構成が可能であり、各種デジタル通信機器、デジタル信用モジュール、およびデバイスの研究開発や製造用に適しています。

本器の特長は下記のとおりです。

- PRBS パターン, DATA パターン, Zero-Substitution パターン Mixed パターンの発生が可能。
- 複数のチャネルの信号のビット同期をとった出力が可能 (Channel Synchronization)。
- MU183020A-x22/x23, MU183021A ではモジュール内のチャネル間での連携動作が可能 (Channel Combination)。  
この機能により、Multiplexer (MUX), De-multiplexer (DEMUX) を使用した多重用信号を発生可能
- 0.5~3.5 Vp-p の広い出力レベル範囲 (オプション x13/x23)。

## 1.2 機器の構成

### 1.2.1 標準構成

本器の標準構成を表 1.2.1-1 と表 1.2.1-2 に示します。

表1.2.1-1 MU183020A 標準構成

項目	形名・記号	品名	数量	備考
本体	MU183020A	28G/32G bit/s PPG	1	
添付品	J0541E	同軸減衰器 (6dB)	1	
	J1137	同軸終端器	3	Clock Output, Aux Output × 2
	J1359A	同軸アダプタ (K-P, K-J, SMA 互換)	1	Clock Output
	J1341A	オーブン	1	Ext Clock Input
	Z0897A	MP1800A Manual CD	1	CD-ROM
	Z0918A	MX180000A Software CD	1	CD-ROM

表1.2.1-2 MU183021A 標準構成

項目	形名・記号	品名	数量	備考
本体	MU183021A	28G/32G bit/s 4ch PPG	1	
添付品	J0541E	同軸減衰器 (6dB)	1	
	J1137	同軸終端器	3	Clock Output, Aux Output × 2
	J1359A	同軸アダプタ (K-P, K-J, SMA 互換)	1	Clock Output
	J1341A	オーブン	1	Ext Clock Input
	Z0897A	MP1800A Manual CD	1	CD-ROM
	Z0918A	MX180000A Software CD	1	CD-ROM

## 1.2.2 オプション

本器のオプションを表 1.2.2-1 と表 1.2.2-2 に、オプション用添付品を表 1.2.2-3から表 1.2.2-5に示します。これらはすべて別売りです。

表1.2.2-1 MU183020A オプション

形名	品名	備考
MU183020A-x01	32G bit/s Extension	
MU183020A-x12	1ch 2 V Data Output	*1
MU183020A-x13	1ch 3.5 V Data Output	*1
MU183020A-x22	2ch 2 V Data Output	*1
MU183020A-x23	2ch 3.5 V Data Output	*1
MU183020A-x30	1ch Data Delay	*2
MU183020A-x31	2ch Data Delay	*3

\*1: どれか 1 つを選択します。

\*2: MU183020A-x12/x13 が必要です。

\*3: MU183020A-x22/x23 が必要です。

表1.2.2-2 MU183021A オプション


形名	品名	備考
MU183021A-x01	32G bit/s Extension	
MU183021A-x12	4ch 2 V Data Output	*
MU183021A-x13	4ch 3.5 V Data Output	*
MU183021A-x30	4ch Data Delay	

\*: どちらか 1 つを選択します。

注:

オプション形名について

MU183020A-x x x



機能を表す番号です。  
本体で認識されている値です。

当社管理番号です。  
本体で認識されていない値です。

表1.2.2-3 MU183020A-x12/x13 オプション用添付品

形名・記号	品名	数量	備考
J1137	同軸終端器	2	Data Output × 2
J1359A	同軸アダプタ (K-P, K-J, SMA 互換)	2	Data Output × 2

表1.2.2-4 MU183020A-x22/x23 オプション用添付品

形名・記号	品名	数量	備考
J1137	同軸終端器	4	Data Output × 4
J1359A	同軸アダプタ (K-P, K-J, SMA 互換)	4	Data Output × 4

表1.2.2-5 MU183021A-x12/x13 オプション用添付品

形名・記号	品名	数量	備考
J1137	同軸終端器	8	Data Output × 8
J1359A	同軸アダプタ (K-P, K-J, SMA 互換)	8	Data Output × 8

### 1.2.3 応用部品

本器の応用部品を表 1.2.3-1 に示します。これらはすべて別売りです。

表1.2.3-1 応用部品

形名・記号	品名	備考
J1449A	メジャメントキット	同軸ケーブル (K コネクタ) 0.8 m × 2 同軸ケーブル 0.8 m × 2 同軸ケーブル 1.0 m × 1
J1625A	同軸ケーブル 1 m	SMA コネクタ
J1342A	同軸ケーブル 0.8 m	APC3.5 mm コネクタ
J1439A	同軸ケーブル (0.8 m, K コネクタ)	K コネクタ
J1137	同軸終端器	
J1359A	同軸アダプタ (K-P, K-J, SMA 互換)	
41KC-3	精密固定減衰器 3 dB	
41KC-6	精密固定減衰器 6 dB	
41KC-10	精密固定減衰器 10 dB	
41KC-20	精密固定減衰器 20 dB	
K240C	精密パワーディバイダ	
J1349A	同軸ケーブル 0.3 m	APC 3.5 mm コネクタ
J1550A	同軸スキューマッチケーブル (0.8 m, APC3.5 コネクタ)	APC3.5 mm コネクタ, 2 本セット 1 組
J1551A	同軸スキューマッチケーブル (0.8 m, K コネクタ)	K コネクタ, 2 本セット 1 組
J1611A	同軸ケーブル (1.3 m, K コネクタ)	K コネクタ
J1741A	電気長規定同軸ケーブル (0.8 m, K コネクタ)	K コネクタ
J1615A*	同軸ケーブルセット (Jitter-PPG-Emphasis)	ジッタ耐力測定用ケーブルセット
J1618A*	同軸ケーブルセット (Jitter-2chPPG-Emphasis)	ジッタ耐力測定用ケーブルセット
J1620A	同軸ケーブル (0.9 m K コネクタ)	K コネクタ
W3594AE	MU183020A/MU183021A 取扱説明書	冊子, 英文
W3594AW	MU183020A/MU183021A 取扱説明書	冊子, 和文
Z0306A	リストストラップ	
MZ1834A	4PAM コンバータ	
MZ1838A	8PAM コンバータ	
J1678A	ESD プロテクションアダプタ-K	K コネクタ

\*: 同軸ケーブルセットの接続例は、付録 F を参照してください。

## 1.3 規格

### 1.3.1 MU183020A規格

表1.3.1-1 動作ビットレート

項目	規格
MU181000A/B 連動オン 出力クロックレートをフル レート設定としたとき	MU181000A/B が同じユニットに装着されている場合に設定可能
設定範囲	2.400 000～12.500 000 Gbit/s / 0.000 001 Gbit/s step 12.500 002～20.000 000 Gbit/s / 0.000 002 Gbit/s step 20.000 002～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.000 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.000 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup>
オフセット	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>
出力クロックレートをハーフ レート設定としたとき	
設定範囲	2.400 000～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.000 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.000 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup>
オフセット	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>

\*1: オプション x01 無し

\*2: オプション x01 有り

\*3: ビットレート設定により、オフセットの設定範囲が異なります。

以下のビットレート設定では、設定範囲が-1000～0 ppm になります。

フルレート: 12.500000 Gbit/s, 25.000000 Gbit/s

ハーフレート: 25.000000 Gbit/s

表1.3.1-1 動作ビットレート (続き)

項目	規格
MU181500B 連動オン 出力クロックレートをフル レート設定としたとき	MU181000A/B, MU181500B が同じユニットに装着されている場合に設定可 能
設定範囲	2.400 000～3.125 000 Gbit/s / 0.000 001 Gbit/s step 3.200 001～6.250 000 Gbit/s / 0.000 001 Gbit/s step 6.400 001～12.500 000 Gbit/s / 0.000 001 Gbit/s step 12.800 002～15.000 000 Gbit/s / 0.000 002 Gbit/s step 15.000 002～20.000 000 Gbit/s / 0.000 002 Gbit/s step 20.000 002～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.600 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.600 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup>
オフセット	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>
MU181500B 連動オフ 出力クロックレートをハーフ レート設定としたとき	
設定範囲	2.400 000～3.125 000 Gbit/s / 0.000 002 Gbit/s step 3.200 002～6.250 000 Gbit/s / 0.000 002 Gbit/s step 6.400 002～12.500 000 Gbit/s / 0.000 002 Gbit/s step 12.800 002～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.600 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.600 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup>
オフセット	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>

表1.3.1-1 動作ビットレート (続き)

項目	規格																							
外部クロック 出力クロックレートをフルレート設定としたとき	<table border="1"> <thead> <tr> <th>動作ビットレートの設定範囲</th><th>入力するクロック周波数</th><th>ビットレートとクロック周波数の関係</th></tr> </thead> <tbody> <tr> <td>2.4～16.0 Gbit/s</td><td>2.4～16.0 GHz</td><td>1/1 クロックで動作</td></tr> <tr> <td>16.0～20.4 Gbit/s</td><td>8.0～10.2 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>20.0～28.1 Gbit/s<sup>*1</sup></td><td>10.0～14.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>20.0～32.1 Gbit/s<sup>*2</sup></td><td>10.0～16.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>25.0～28.1 Gbit/s<sup>*1</sup></td><td>6.25～7.025 GHz</td><td>1/4 クロックで動作</td></tr> <tr> <td>25.0～32.1 Gbit/s<sup>*2</sup></td><td>6.25～8.025 GHz</td><td>1/4 クロックで動作</td></tr> </tbody> </table>			動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係	2.4～16.0 Gbit/s	2.4～16.0 GHz	1/1 クロックで動作	16.0～20.4 Gbit/s	8.0～10.2 GHz	1/2 クロックで動作	20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作	20.0～32.1 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作	25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作	25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作
動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係																						
2.4～16.0 Gbit/s	2.4～16.0 GHz	1/1 クロックで動作																						
16.0～20.4 Gbit/s	8.0～10.2 GHz	1/2 クロックで動作																						
20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作																						
20.0～32.1 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作																						
25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作																						
25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作																						
出力クロックレートをハーフレート設定としたとき	<table border="1"> <thead> <tr> <th>動作ビットレートの設定範囲</th><th>入力するクロック周波数</th><th>ビットレートとクロック周波数の関係</th></tr> </thead> <tbody> <tr> <td>2.4～28.1 Gbit/s<sup>*1</sup></td><td>1.2～14.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>2.4～32.1 Gbit/s<sup>*2</sup></td><td>1.2～16.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>25.0～28.1 Gbit/s<sup>*1</sup></td><td>6.25～7.025 GHz</td><td>1/4 クロックで動作</td></tr> <tr> <td>25.0～32.1 Gbit/s<sup>*2</sup></td><td>6.25～8.025 GHz</td><td>1/4 クロックで動作</td></tr> </tbody> </table>			動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係	2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作	2.4～32.1 Gbit/s <sup>*2</sup>	1.2～16.05 GHz	1/2 クロックで動作	25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作	25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作						
動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係																						
2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作																						
2.4～32.1 Gbit/s <sup>*2</sup>	1.2～16.05 GHz	1/2 クロックで動作																						
25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作																						
25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作																						

表1.3.1-1 動作ビットレート (続き)

項目	規格		
外部クロック連動 MU181500B			
出力クロックレートをフルレート設定としたとき	動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係
	2.4～15.0 Gbit/s	2.4～15.0 GHz	1/1 クロックで動作
	12.5～20.0 Gbit/s	6.25～10.0 GHz	1/2 クロックで動作
	20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作
	20.0～30.0 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作
	25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作
出力クロックレートをハーフレート設定としたとき	動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係
	2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作
	2.4～30.0 Gbit/s <sup>*2</sup>	1.2～15.0 GHz	1/2 クロックで動作
	30.0～32.1 Gbit/s <sup>*2</sup>	7.5～8.025 GHz	1/4 クロックで動作

表1.3.1-2 外部クロック入力

項目	規格
入力数	1 (シングルエンド)
周波数	1.2～16.05 GHz
振幅	0.3～1.0 Vp-p (-6.5～+4.0 dBm)
終端	AC/50 Ω
コネクタ	SMA コネクタ (f.)

表1.3.1-3 補助入力, 補助出力

項目	規格
補助入力 (Aux Input)	
入力数	1 (シングルエンド)
信号の種類	Error Injection, Burst
最小パルス幅	データレートの 1/128
入力レベル	0/-1 V (H: -0.25~0.05 V / L: -1.1~-0.8 V)
終端	GND/50 Ω
コネクタ	SMA コネクタ (f.)
補助出力 (Aux Output)	
出力数	2 (差動出力)
信号の種類	1/n Clock (n=4, 6, 8, 10....510, 512), Pattern Sync, Burst Out2, OFF
パターン同期	
PRBS, PRGM	Position: 1 to Pattern Length' と 128 の最小公倍数-135 / 8 step Pattern Length'は Pattern Length が 511 以下のとき, 512 以上になるように整数倍した値
Mixed Data	Block No 設定: 1~(Mixed Data 指定の Block No) / 1 step Row No 設定: 1~(Mixed Data 指定の Row No) / 1 step
Burst Out2	
バーストリガディレイ	0~(Burst Cycle – 128) bits / 8 bits step
パルス幅	0~(Burst Cycle – 128) bits / 8 bits step
出力レベル	0/-0.6 V (H: -0.25~0.05 V / L: -0.80~-0.45 V)
終端	GND/50 Ω
コネクタ	SMA コネクタ (f.)

表1.3.1-4 ゲート出力

項目	規格
Burst 時	Burst Output
バーストリガディレイ	0～(Burst Cycle – 128) bits / 8 bits step
パルス幅	0～(Burst Cycle – 128) bits / 8 bits step
Repeat 時	Timing Signal Output
タイミング信号周期	INT (Pattern Length / 128) × 128 (Mixed 以外)
タイミング信号パルス幅	PRBS, Zero-Substitution, Data 時: 0～(Pattern Length' と 128 の最小公倍数–128) ただし、最大 34 359 738 240 bits / 8 bits step Pattern Length' は Pattern Length が 511 以下のとき、512 以上になるよう <sup>に</sup> 整数倍した値 Mixed 時: 0～(Row Length × Block 数×Row 数–128) / 8 bits step ただし、最大 2 415 918 976 bits / 8 bits step
タイミング信号ディレイ	タイミング信号パルス幅と同じ値
出力 ON/OFF	ON/OFF 切り替え有り
出力レベル	0/-1 V (H: -0.25～0.05 V / L: -1.25～-0.8 V)
終端	GND/50 Ω
コネクタ	SMA コネクタ (f.)

表1.3.1-5 パターン発生

項目	規格
PRBS	
パターン長	$2^n - 1$ ( $n = 7, 9, 10, 11, 15, 20, 23, 31$ )
マーク率	1/2 (論理反転により 1/2INV が可能)
Zero-Substitution	
付加ビット	0 bit, 1 bit
パターン長	$2^n$ または $2^n - 1$ ( $n = 7, 9, 10, 11, 15, 20, 23$ )
開始位置	最大“0”連続ビット位置の次ビットから置換
ゼロビットの長さ	1～(Pattern Length-1) bits "0"置換後の次ビットが"0"の場合は, "1"に置換します。
Data	
データ長	2～268 435 456 bits / 1 bit step
Mixed Pattern	
パターン切り替え	Data
Mixed Block	下記のいずれか小さい数まで 1～511 Block / 1 Block step $\text{INT}\left(\frac{268435456}{\text{ROW数}} \times \text{データ長}\right)$ bits $\text{INT}\left(\frac{2415919104}{\text{ROWの長さ}} \times \text{ROW数}\right)$ bits
Mixed Row Length	1 536～2 415 919 104 / 256 bits step (Data + PRBS Length)
データ長	1 024～268 435 456 bits / 1 bit step
Row 数	1～16 / 1 step
Block 数	1～511 / 1 step
PRBS 段数 / マーク率	PRBS と同様
PRBS Sequence	Restart, Consecutive
スクランブル	各 Block の PRBS, Data ごとに設定可能 (Block1 の Data 領域を除く)

表1.3.1-6 パターンシーケンス

項目	規格
Sequence	Repeat, Burst
Repeat	連続 Pattern
Burst	
トリガ源	Internal, External-Trigger (Aux Input), External-Enable (Aux Input)
データシーケンス	Restart, Consecutive, Continuous
バーストサイクル	1 536～2 147 483 648 bits / 256 bits step
周期	Internal: 1 024～2 147 483 392 bits / 256 bits step Ext Trigger, Enable: 1 024～2 147 483 648 bits / 256 bits step

表1.3.1-7 プリコード

項目	規格
ON/OFF	プリコード機能の ON/OFF 設定あり
変調方式	2ch Combination: DQPSK
初期値	0/1 から選択

表1.3.1-8 エラー付加

項目	規格
エラー付加範囲	ALL, Specific Block (Mixed の場合のみ選択可能)
内部トリガ	
付加方法	Repeat, Single
比率	$A \times 10^{-b}$ ( $a=1 \sim 9, b=3 \sim 12$ )*
挿入チャネル	1～32, またはチャネルスキュー (Internal 時のみ)
外部トリガ	
制御方法	External-Trigger (Rise edge trigger), External-Disable (L: Disable)

\*: 上限は 5E-3

表1.3.1-9 データ出力

項目	規格 <sup>*1</sup>
出力数	オプション x12/x13:2 (Data, XData (Independent)) オプション x22/x23:4 (Data1, XData1, Data2, XData2 (Independent))
振幅	
設定範囲	オプション x12/x22:0.5~2.0 Vp-p / 2 mV step オプション x13/x23:0.5~3.5 Vp-p / 2 mV step
精度	±50 mV± (振幅の 17%) <sup>*2</sup>
オフセット	
基準位置	Voh, Vth, Vol
設定範囲	Voh: -2.0~+3.3 V / 1 mV step 最小値 Vol: -4.0 V
精度	±65 mV±10% of offset (Vth)±(振幅精度/2)
電流制限	Sourcing 50 mA Sinking 80 mA
定義済みインターフェース	NECL, SCFL, NCML, PCML, LVPECL
クロスポイント	
設定範囲	20~80% / 0.1% step (振幅 オプション x12/x22:1.0~2.0 Vp-p) (振幅 オプション x13/x23:1.0~3.5 Vp-p) 30~70% / 0.1% step (振幅 0.5~0.998 Vp-p)
立ち上がり/立ち下がり	12 ps (20~80%) <sup>*3, *4, *5</sup>
Half Period Jitter	-20~20 / 1 step

\*1: 記載がない限り, PRBS2<sup>31</sup>-1, マーク率 1/2, クロスポイント 50%にて規定

応用部品J1439A 同軸ケーブル (0.8 m, Kコネクタ), およびサンプリングオシロスコープ帯域 70 GHz で観測したときの値

\*2: 次の設定条件にて

オプション x01	ビットレート	クロスポイント
無し	25 Gbit/s, 28.1 Gbit/s	30~80%
	25 Gbit/s, 28.1 Gbit/s を除く全範囲	50%
有り	25 Gbit/s, 32.1 Gbit/s	30~80%
	25 Gbit/s, 32.1 Gbit/s を除く全範囲	50%

\*3: オプション x01 無しの場合, 28.1 Gbit/s にて  
オプション x01 有りの場合, 32.1 Gbit/s にて

\*4: オプション x12/x22 の場合, 振幅 2.0 Vp-p  
オプション x13/x23 の場合, 振幅 3.5 Vp-p

\*5: 代表値

表1.3.1-9 データ出力 (続き)

項目	規格 <sup>*1</sup>
Jitter	Jitter (p-p): 8 ps p-p <sup>*3, *4, *5, *6</sup> Jitter (RMS): 700 fs <sup>*3, *4, *5, *6</sup> Intrinsic RJ (RMS): 300 fs <sup>*3, *4, *5, *6, *8</sup>
Waveform Distortion (0-peak)	±25 mV ±15% <sup>*3, *4, *5</sup>
出力 ON/OFF	ON/OFF 切り替え有り
チャネル間スキュー <sup>*7</sup>	±0.25 UI <sup>*9</sup>
終端	AC, DC 切り替え/50 Ω
コネクタ	DC 時: GND, -2 V, +1.3 V, +3.3 V, Open
Data/XData Tracking	K コネクタ (f.)
Level Guard	Amplitude, Voh, Vol の設定可能
External ATT Factor	0~40 dB / 1 dB step

\*6: 残留ジッタ <200 fs (RMS) のオシロスコープを使用

\*7: オプション x22/x23 有りの場合

\*8: 1, 0 繰り返しパターンにて規定

\*9: オプション x31 有りの場合

表1.3.1-10 クロック出力

項目	規格 <sup>*1</sup>
周波数	
Full Rate	2.4~28.1 GHz <sup>*2</sup> 2.4~32.1 GHz <sup>*3</sup> 動作ビットレートはクロック出力周波数と同じです。
Half Rate	1.2~14.05 GHz <sup>*2</sup> 1.2~16.05 GHz <sup>*3</sup> 動作ビットレートはクロック出力周波数の半分です。
出力数	1
振幅	0.3~1.0 Vp-p
出力制御	ON/OFF 切り替え有り
終端	AC/50 Ω
コネクタ	K コネクタ (f.)

\*1: 応用部品 J1439A 同軸ケーブル (0.8 m, K コネクタ) およびサンプリングオシロスコープ帯域 70 GHz で観測したときの値

\*2: オプション x01 無し

\*3: オプション x01 有り

表1.3.1-11 データディレイ<sup>1</sup>

項目	規格
位相設定範囲	-1 000～+1 000 mUI / 2 mUI step
確度	±50 mUIp-p <sup>2,*3,*4</sup> ±75 mUIp-p <sup>2,*3,*5</sup>
mUI・ps 変換	有り
Calibration	有り
Calibration 推奨表示	次の状態になったときに画面に表示 <ul style="list-style-type: none"> <li>・ 1/1 Clock の周波数が±250 kHz 変化したとき</li> <li>・ 機器周囲温度が±5 度変化した場合</li> </ul>

\* 1: オプション x30/x31 を追加している場合

\* 2: 残留ジッタ <200 fs (RMS) のオシロスコープを使用

\* 3: 代表値

\* 4: Bit rate≤28.1 Gbit/s

\* 5: Bit rate>28.1 Gbit/s

表1.3.1-12 ジッタ耐力

項目	規格
ジッタ耐力 <sup>*3</sup>	<p>ビットレート: 16 Gbit/s, 28.1 Gbit/s<sup>*1</sup> 16 Gbit/s, 28.1 Gbit/s, 32.1 Gbit/s<sup>*2</sup></p> <p>パターン: PRBS 2<sup>31</sup>-1</p> <p>温度: 20~30°C で規定</p> <p>MU181500B を使用して、振幅 5300 ppm の SSC と、0.3UI の RJ を同時に印加可能。</p> <p>MU183040A/41A とのループバック接続で規定</p>

\*1: オプション x01 無し

\*2: オプション x01 有り

\*3: MX180000A バージョン 7.09.00 以降で耐力が拡張されます。

表1.3.1-13 マルチチャネル動作

項目	規格
コンビネーション <sup>*1,*2</sup>	
2ch コンビネーション	56/64 Gbit/s 帯信号源として、パターンのビットを 2 つのチャネルに交互に出力
チャネル同期 <sup>*1</sup>	
チャネル数	2~4 <sup>*3</sup>
出力	
位相設定範囲	-64 000~+64 000 mUI <sup>*4</sup>
位相設定分解能	2 mUI <sup>*4</sup>
パターン	
Data	
データ長	4~536 870 912 bits / 2 bits step <sup>*5</sup>
Mixed	
列の長さ	3 072~4 831 838 208 / 512 bits step <sup>*5</sup>
データ長	2 048~536 870 912 bits / 2 bits step <sup>*5</sup>
バースト	
バーストサイクル	3 072~4 294 967 296 bits / 512 bits step <sup>*5</sup>
周期	Internal: 2 048~4 294 966 784 bits / 512 bits step <sup>*5</sup> Ext Trigger, 2 048~4 294 967 296 bits / 512 bits step <sup>*5</sup> Enable:
ディレイ	0~(バーストサイクル - 128) × 2 bits / 16 bits step <sup>*5</sup>
パルス幅	0~(バーストサイクル - 128) × 2 bits / 16 bits step <sup>*5</sup>
Gating Output Repeat (Data)	
パルス幅	0~68 719 476 480 / 16 bits step <sup>*5</sup>
ディレイ	0~68 719 476 480 / 16 bits step <sup>*5</sup>
Repeat (Mixed)	
パルス幅	0~4 831 837 952 / 16 bits step <sup>*5</sup>
ディレイ	0~4 831 837 952 / 16 bits step <sup>*5</sup>

\*1: 対象となるチャネルにオプション x31 が必要です。

\*2: 複数のスロットをまたいでコンビネーションを設定できません。

\*3: 対象となるチャネルがスロット 1 から連続して装着されている場合

\*4: 各チャネル独立で設定可能、コンビネーションとチャネル同期で共通

\*5: コンビネーション設定されているすべてのチャネルで共通

表1.3.1-14 一般性能

項目	規格
寸法	21 mm (H), 234 mm (W), 175 mm (D) ただし、突起物含まず
質量	2.5 kg 以下
使用温度範囲	15~35°C
保存温度	-20~60°C

### 1.3.2 MU183021A規格

表1.3.2-1 動作ビットレート

項目	規格
MU181000A/B 連動オン 出力クロックレートをフル レート設定としたとき	MU181000A/B が同じユニットに装着されている場合に設定可能
設定範囲	2.400 000～12.500 000 Gbit/s / 0.000 001 Gbit/s step 12.500 002～20.000 000 Gbit/s / 0.000 002 Gbit/s step 20.000 002～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.000 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.000 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup> オフセット 出力クロックレートをハーフ レート設定としたとき
設定範囲	2.400 000～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.000 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.000 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup> オフセット
	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>

\*1: オプション x01 無し

\*2: オプション x01 有り

\*3: ビットレート設定により、オフセットの設定範囲が異なります。

以下のビットレート設定では、設定範囲が-1000～0 ppm になります。

フルレート: 12.500000 Gbit/s, 25.000000 Gbit/s

ハーフレート: 25.000000 Gbit/s

表1.3.2-1 動作ビットレート (続き)

項目	規格
MU181500B 連動オン 出力クロックレートをフル レート設定としたとき	MU181000A/B, MU181500B が同じユニットに装着されている場合に設定可 能
設定範囲	2.400 000～3.125 000 Gbit/s / 0.000 001 Gbit/s step 3.200 001～6.250 000 Gbit/s / 0.000 001 Gbit/s step 6.400 001～12.500 000 Gbit/s / 0.000 001 Gbit/s step 12.800 002～15.000 000 Gbit/s / 0.000 002 Gbit/s step 15.000 002～20.000 000 Gbit/s / 0.000 002 Gbit/s step 20.000 002～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.600 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.600 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup>
オフセット	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>
出力クロックレートをハーフ レート設定としたとき	
設定範囲	2.400 000～3.125 000 Gbit/s / 0.000 002 Gbit/s step 3.200 002～6.250 000 Gbit/s / 0.000 002 Gbit/s step 6.400 002～12.500 000 Gbit/s / 0.000 002 Gbit/s step 12.800 002～25.000 000 Gbit/s / 0.000 002 Gbit/s step 25.600 004～28.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*1</sup> 25.600 004～32.100 000 Gbit/s / 0.000 004 Gbit/s step <sup>*2</sup>
オフセット	-1000～+1000 ppm / 1 ppm step <sup>*3</sup>

表1.3.2-1 動作ビットレート（続き）

項目	規格																							
外部クロック 出力クロックレートをフルレート設定としたとき	<table border="1"> <thead> <tr> <th>動作ビットレートの設定範囲</th><th>入力するクロック周波数</th><th>ビットレートとクロック周波数の関係</th></tr> </thead> <tbody> <tr> <td>2.4～16.0 Gbit/s</td><td>2.4～16.0 GHz</td><td>1/1 クロックで動作</td></tr> <tr> <td>16.0～20.4 Gbit/s</td><td>8.0～10.2 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>20.0～28.1 Gbit/s<sup>*1</sup></td><td>10.0～14.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>20.0～32.1 Gbit/s<sup>*2</sup></td><td>10.0～16.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>25.0～28.1 Gbit/s<sup>*1</sup></td><td>6.25～7.025 GHz</td><td>1/4 クロックで動作</td></tr> <tr> <td>25.0～32.1 Gbit/s<sup>*2</sup></td><td>6.25～8.025 GHz</td><td>1/4 クロックで動作</td></tr> </tbody> </table>			動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係	2.4～16.0 Gbit/s	2.4～16.0 GHz	1/1 クロックで動作	16.0～20.4 Gbit/s	8.0～10.2 GHz	1/2 クロックで動作	20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作	20.0～32.1 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作	25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作	25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作
動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係																						
2.4～16.0 Gbit/s	2.4～16.0 GHz	1/1 クロックで動作																						
16.0～20.4 Gbit/s	8.0～10.2 GHz	1/2 クロックで動作																						
20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作																						
20.0～32.1 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作																						
25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作																						
25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作																						
出力クロックレートをハーフレート設定としたとき	<table border="1"> <thead> <tr> <th>動作ビットレートの設定範囲</th><th>入力するクロック周波数</th><th>ビットレートとクロック周波数の関係</th></tr> </thead> <tbody> <tr> <td>2.4～28.1 Gbit/s<sup>*1</sup></td><td>1.2～14.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>2.4～32.1 Gbit/s<sup>*2</sup></td><td>1.2～16.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>25.0～28.1 Gbit/s<sup>*1</sup></td><td>6.25～7.025 GHz</td><td>1/4 クロックで動作</td></tr> <tr> <td>25.0～32.1 Gbit/s<sup>*2</sup></td><td>6.25～8.025 GHz</td><td>1/4 クロックで動作</td></tr> </tbody> </table>			動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係	2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作	2.4～32.1 Gbit/s <sup>*2</sup>	1.2～16.05 GHz	1/2 クロックで動作	25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作	25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作						
動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係																						
2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作																						
2.4～32.1 Gbit/s <sup>*2</sup>	1.2～16.05 GHz	1/2 クロックで動作																						
25.0～28.1 Gbit/s <sup>*1</sup>	6.25～7.025 GHz	1/4 クロックで動作																						
25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作																						
外部クロック連動 MU181500B	<table border="1"> <thead> <tr> <th>動作ビットレートの設定範囲</th><th>入力するクロック周波数</th><th>ビットレートとクロック周波数の関係</th></tr> </thead> <tbody> <tr> <td>2.4～15.0 Gbit/s</td><td>2.4～15.0 GHz</td><td>1/1 クロックで動作</td></tr> <tr> <td>12.5～20.0 Gbit/s</td><td>6.25～10.0 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>20.0～28.1 Gbit/s<sup>*1</sup></td><td>10.0～14.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>20.0～30.0 Gbit/s<sup>*2</sup></td><td>10.0～16.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>25.0～32.1 Gbit/s<sup>*2</sup></td><td>6.25～8.025 GHz</td><td>1/4 クロックで動作</td></tr> </tbody> </table>			動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係	2.4～15.0 Gbit/s	2.4～15.0 GHz	1/1 クロックで動作	12.5～20.0 Gbit/s	6.25～10.0 GHz	1/2 クロックで動作	20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作	20.0～30.0 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作	25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作			
動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係																						
2.4～15.0 Gbit/s	2.4～15.0 GHz	1/1 クロックで動作																						
12.5～20.0 Gbit/s	6.25～10.0 GHz	1/2 クロックで動作																						
20.0～28.1 Gbit/s <sup>*1</sup>	10.0～14.05 GHz	1/2 クロックで動作																						
20.0～30.0 Gbit/s <sup>*2</sup>	10.0～16.05 GHz	1/2 クロックで動作																						
25.0～32.1 Gbit/s <sup>*2</sup>	6.25～8.025 GHz	1/4 クロックで動作																						
出力クロックレートをハーフレート設定としたとき	<table border="1"> <thead> <tr> <th>動作ビットレートの設定範囲</th><th>入力するクロック周波数</th><th>ビットレートとクロック周波数の関係</th></tr> </thead> <tbody> <tr> <td>2.4～28.1 Gbit/s<sup>*1</sup></td><td>1.2～14.05 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>2.4～30.0 Gbit/s<sup>*2</sup></td><td>1.2～15.0 GHz</td><td>1/2 クロックで動作</td></tr> <tr> <td>30.0～32.1 Gbit/s<sup>*2</sup></td><td>7.5～8.025 GHz</td><td>1/4 クロックで動作</td></tr> </tbody> </table>			動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係	2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作	2.4～30.0 Gbit/s <sup>*2</sup>	1.2～15.0 GHz	1/2 クロックで動作	30.0～32.1 Gbit/s <sup>*2</sup>	7.5～8.025 GHz	1/4 クロックで動作									
動作ビットレートの設定範囲	入力するクロック周波数	ビットレートとクロック周波数の関係																						
2.4～28.1 Gbit/s <sup>*1</sup>	1.2～14.05 GHz	1/2 クロックで動作																						
2.4～30.0 Gbit/s <sup>*2</sup>	1.2～15.0 GHz	1/2 クロックで動作																						
30.0～32.1 Gbit/s <sup>*2</sup>	7.5～8.025 GHz	1/4 クロックで動作																						

表1.3.2-2 外部クロック入力

項目	規格
入力数	1 (シングルエンド)
周波数	1.2~16.05 GHz
振幅	0.3~1.0 Vp-p (-6.5~+4.0 dBm)
終端	AC/50 Ω
コネクタ	SMA コネクタ (f.)

表1.3.2-3 補助入力, 補助出力

項目	規格
補助入力 (Aux Input)	
入力数	1 (シングルエンド)
信号の種類	Error Injection, Burst
最小パルス幅	データレートの 1/128
入力レベル	0/-1 V (H: -0.25~0.05 V / L: -1.1~-0.8 V)
終端	GND/50 Ω
コネクタ	SMA コネクタ (f.)
補助出力 (Aux Output)	
出力数	2 (差動出力)
信号の種類	1/n Clock (n=4, 6, 8, 10....510, 512), Pattern Sync, Burst Out2, OFF
Pattern Sync	
PRBS, PRGM	Position: 1 to Pattern Length' と 128 の最小公倍数-135 / 8 step Pattern Length' は Pattern Length が 511 以下のとき, 512 以上になるように整数倍した値
Mixed Data	Block No 設定: 1~(Mixed Data 指定の Block No) / 1 step Row No 設定: 1~(Mixed Data 指定の Row No) / 1 step
Burst Out2	
バーストリガディレイ	0~(Burst Cycle - 128) bits / 8 bits step
パルス幅	0~(Burst Cycle - 128) bits / 8 bits step
出力レベル	0/-0.6 V (H: -0.25~0.05 V / L: -0.80~-0.45 V)
終端	GND/50 Ω
コネクタ	SMA コネクタ (f.)

表1.3.2-4 ゲート出力

項目	規格
Burst 時	Burst Output
バーストリガディレイ	0～(Burst Cycle – 128) bits / 8 bits step
パルス幅	0～(Burst Cycle – 128) bits / 8 bits step
Repeat 時	Timing Signal Output
タイミング信号周期	INT (Pattern Length / 128) × 128 (Mixed 以外)
タイミング信号パルス幅	PRBS, Zero-Substitution, Data 時: 0～(Pattern Length' と 128 の最小公倍数–128) ただし、最大 34 359 738 240 bits / 8 bits step Pattern Length' は Pattern Length が 511 以下のとき、512 以上になるよう <sup>に</sup> 整数倍した値 Mixed 時: 0～(Row Length × Block 数 × Row 数–128) / 8 bits step ただし、最大 2 415 918 976 bits / 8 bits step
タイミング信号ディレイ	タイミング信号パルス幅と同じ値
出力 ON/OFF	ON/OFF 切り替え有り
出力レベル	0/-1 V (H: -0.25～0.05 V / L: -1.25～-0.8 V)
終端	GND/50 Ω
コネクタ	SMA コネクタ (f.)

表1.3.2-5 パターン発生

項目	規格
PRBS	
パターン長	$2^n - 1$ ( $n = 7, 9, 10, 11, 15, 20, 23, 31$ )
マーク率	1/2 (論理反転により 1/2INV が可能)
Zero-Substitution	
付加ビット	0 bit, 1 bit
パターン長	$2^n$ または $2^n - 1$ ( $n = 7, 9, 10, 11, 15, 20, 23$ )
開始位置	最大“0”連続ビット位置の次ビットから置換
ゼロビットの長さ	1～(Pattern Length-1) bits “0”置換後の次ビットが“0”的場合は、“1”に置換します。
Data	
データ長	2～268 435 456 bits / 1 bit step
Mixed Pattern	
パターン切り替え	Data
Mixed Block	下記のいずれか小さい数まで 1～511 Block / 1 Block step $\text{INT}\left(\frac{268435456}{\text{ROW数}} \times \text{データ長}\right)$ bits $\text{INT}\left(\frac{2415919104}{\text{ROWの長さ}} \times \text{ROW数}\right)$ bits
Mixed Row Length	1 536～2 415 919 104 / 256 bits step (Data + PRBS Length)
データ長	1 024～268 435 456 bits / 1 bit step
Row 数	1～16 / 1 step
Block 数	1～511 / 1 step
PRBS 段数 / マーク率	PRBS と同様
PRBS Sequence	Restart, Consecutive
スクランブル	各 Block の PRBS, Data ごとに設定可能 (Block1 の Data 領域を除く)

表1.3.2-6 パターンシーケンス

項目	規格
Sequence	Repeat, Burst
Repeat	連続 Pattern
Burst	
トリガ源	Internal, External-Trigger (Aux Input), External-Enable (Aux Input)
データシーケンス	Restart, Consecutive, Continuous
バーストサイクル	1 536～2 147 483 648 bits / 256 bits step
周期	Internal: 1 024～2 147 483 392 bits / 256 bits step Ext Trigger, Enable: 1 024～2 147 483 648 bits / 256 bits step

表1.3.2-7 プリコード

項目	規格
ON/OFF	プリコード機能の ON/OFF 設定あり
変調方式	2ch Combination: DQPSK 2ch CH Sync: DPQPSK
初期値	0/1 から選択

表1.3.2-8 エラー付加

項目	規格
エラー付加範囲	ALL, Specific Block (Mixed の場合のみ選択可能)
内部トリガ	
付加方法	Repeat, Single
比率	$a \times 10^{-b}$ ( $a=1 \sim 9$ , $b=3 \sim 12$ ) <sup>*</sup>
挿入チャネル	1～32, またはチャネルスキュー (Internal 時のみ)
外部トリガ	
制御方法	External-Trigger (Rise edge trigger), External-Disable (L: Disable)

\*: 上限は 5E-3

表1.3.2-9 データ出力

項目	規格 <sup>*1</sup>
出力数	8 (Data1, XData1～Data4, XData4 (Independent))
振幅	
設定範囲	オプション x12:0.5～2.0 Vp-p / 2 mV step オプション x13:0.5～3.5 Vp-p / 2 mV step
精度	±50 mV±(振幅の 17%) <sup>*2</sup>
オフセット	
基準位置	Voh, Vth, Vol
設定範囲	Voh: -2.0～+3.3 V / 1 mV step 最小値 Vol: -4.0 V
精度	±65 mV ±10% of offset (Vth)±(振幅精度/ 2)
電流制限	Sourcing 50 mA Sinking 80 mA
定義済みインターフェース	NECL, SCFL, NCML, PCML, LVPECL
クロスポイント	
設定範囲	20～80% / 0.1% step (振幅 オプション x12:1.0～2.0 Vp-p) (振幅 オプション x13:1.0～3.5 Vp-p) 30～70% / 0.1% step (振幅 0.5～0.998 Vp-p)
Tr/Tf	12 ps (20～80%) <sup>*3, *4, *5</sup>
Half Period Jitter	-20～20 / 1 step

\*1: 記載がない限り, PRBS2<sup>31</sup>-1, マーク率 1/2, クロスポイント 50%にて規定  
応用部品J1439A 同軸ケーブル (0.8 m, Kコネクタ), およびサンプリングオシロスコープ帯域 70 GHz で観測したときの値

\*2: 次の設定条件にて

オプション x01	ビットレート	クロスポイント
無し	25 Gbit/s, 28.1 Gbit/s	30～80%
	25 Gbit/s, 28.1 Gbit/s を除く全範囲	50%
有り	25 Gbit/s, 32.1 Gbit/s	30～80%
	25 Gbit/s, 32.1 Gbit/s を除く全範囲	50%

\*3: オプション x01 無しの場合, 28.1 Gbit/s にて  
オプション x01 有りの場合, 32.1 Gbit/s にて

\*4: オプション x12 の場合, 振幅 2.0 Vp-p  
オプション x13 の場合, 振幅 3.5 Vp-p

\*5: 代表値

表1.3.2-9 データ出力 (続き)

項目	規格 <sup>*1</sup>
Jitter	Jitter (p-p): 8 ps p-p <sup>*3, *4, *5, *6</sup> Jitter (RMS): 700 fs <sup>*3, *4, *5, *6</sup> Intrinsic RJ (RMS): 300 fs <sup>*3, *4, *5, *6, *7</sup>
Waveform Distortion (0-peak)	±25 mV ±15% <sup>*3, *4, *5</sup>
出力 ON/OFF	ON/OFF 切り替え有り
チャネル間スキュー	±0.25 UI <sup>*8</sup>
終端	AC, DC 切り替え / 50 Ω
コネクタ	DC 時: GND, -2 V, +1.3 V, +3.3 V, Open
Data/XData Tracking	K コネクタ (f.)
Level Guard	Amplitude, Voh, Vol の設定可能
External ATT Factor	0~40 dB / 1 dB step

\*6: 残留ジッタ <200 fs (RMS) のオシロスコープを使用

\*7: 1, 0 繰り返しパターンにて規定

\*8: オプション x30 有りの場合

表1.3.2-10 クロック出力

項目	規格 <sup>*1</sup>
周波数	
Full Rate	2.4~28.1 GHz <sup>*2</sup> 2.4~32.1 GHz <sup>*3</sup> 動作ビットレートはクロック出力周波数と同じです。
Half Rate	1.2~14.05 GHz <sup>*2</sup> 1.2~16.05 GHz <sup>*3</sup> 動作ビットレートはクロック出力周波数の半分です。
出力数	1
振幅	0.3~1.0 Vp-p
出力制御	ON/OFF 切り替え有り
終端	AC/50 Ω
コネクタ	K コネクタ (f.)

\*1: 応用部品 J1439A 同軸ケーブル (0.8 m, K コネクタ) およびサンプリングオシロスコープ帯域 70 GHz で観測したときの値

\*2: オプション x01 無し

\*3: オプション x01 有り

表1.3.2-11 データディレイ<sup>1</sup>

項目	規格
位相設定範囲	-1 000～+1 000 mUI / 2mUI step
確度	±50 mUIp-p <sup>2,*3,*4</sup> ±75 mUIp-p <sup>2,*3,*5</sup>
mUI・ps 変換	有り
Calibration	有り
Calibration 推奨表示	次の状態になったときに画面に表示 <ul style="list-style-type: none"> <li>・ 1/1 Clock の周波数が±250 kHz 变化したとき</li> <li>・ 機器周囲温度が±5°C 变化した場合</li> </ul>

\*1: オプション x30 を追加している場合

\*2: 残留ジッタ <200 fs (RMS) のオシロスコープを使用

\*3: 代表値

\*4: Bit rate≤28.1 Gbit/s

\*5: Bit rate>28.1 Gbit/s

表1.3.2-12 ジッタ耐力

項目	規格
ジッタ耐力 <sup>*3</sup>	<p>ビットレート: 16 Gbit/s, 28.1 Gbit/s<sup>*1</sup> 16 Gbit/s, 28.1 Gbit/s, 32.1 Gbit/s<sup>*2</sup></p> <p>パターン: PRBS <math>2^{31}-1</math></p> <p>温度: 20~30°C で規定</p> <p>MU181500B を使用して、振幅 5300 ppm の SSC と、0.3UI の RJ を同時に印加可能</p> <p>MU183040A/41A とのループバック接続で規定</p>

\*1: オプション x01 無し

\*2: オプション x01 有り

\*3: MX180000A バージョン 7.09.00 以降で耐力が拡張されます。

表1.3.2-13 マルチチャネル動作

項目	規格
コンビネーション <sup>*1,*2</sup>	
2ch/4ch コンビネーション	56/64 Gbit/s 帯信号源としてパターンのビットを 2 つのチャネルに交互に出力、または 112/128 Gbit/s 帯信号源としてパターンのビットを 4 つのチャネルに交互に出力
2ch CH Sync	2 つの 56/64 Gbit/s Combination 信号を同期して出力
チャネル同期 <sup>*1</sup>	
チャネル数	2~8 <sup>*3</sup>
出力	
位相設定範囲	-64 000~+64 000 mUI <sup>*4</sup>
位相設定分解能	2 mUI <sup>*4</sup>
パターン	
Data	
データ長	4~536 870 912 bits / 2 bits step <sup>*5</sup> 8~1 073 741 824 bits / 4 bits step <sup>*6</sup>
Mixed	
列の長さ	3 072~4 831 838 208 / 512 bits step <sup>*5</sup> 6 144~9 663 676 416 / 1024 bits step <sup>*6</sup>
データ長	2 048~536 870 912 bits / 2 bits step <sup>*5</sup> 4 096~1 073 741 824 bits / 4 bits step <sup>*6</sup>
バースト	
バーストサイクル	3 072~4 294 967 296 bits / 512 bits step <sup>*5</sup> 6 144~8 589 934 592 bits / 1024 bits step <sup>*6</sup>
周期	Internal: 2 048~4 294 966 784 bits / 512 bits step <sup>*5</sup> 4 096~8 589 933 568 bits / 1024 bits step <sup>*6</sup> Ext Trigger, Enable: 2 048~4 294 967 296 bits / 512 bits step <sup>*5</sup> 4 096~8 589 934 592 bits / 1024 bits step <sup>*6</sup>
ディレイ	0~(バーストサイクル-128) × 2 bits / 16 bits step <sup>*5</sup> 0~(バーストサイクル-128) × 4 bits / 32 bits step <sup>*6</sup>
パルス幅	0~(バーストサイクル-128) × 2 bits / 16 bits step <sup>*5</sup> 0~(バーストサイクル-128) × 4 bits / 32 bits step <sup>*6</sup>

\*1: 対象となるチャネルにオプション x30 が必要です。

\*2: 複数のスロットをまたいでコンビネーションを設定できません。

\*3: 対象となるチャネルがスロット 1 から連続して装着されている場合

\*4: 各チャネル独立で設定可能、コンビネーションとチャネル同期で共通

\*5: 2 チャネルコンビネーションが設定されているすべてのチャネルで共通

\*6: 4 チャネルコンビネーションが設定されているすべてのチャネルで共通

表1.3.2-13 マルチチャネル動作 (続き)

項目	規格
Gating Output Repeat (Data)	
パルス幅	0～68 719 476 480 / 16 bits step <sup>*5</sup> 0～137 438 952 960 / 32 bits step <sup>*6</sup>
ディレイ	0～68 719 476 480 / 16 bits step <sup>*5</sup> 0～137 438 952 960 / 32 bits step <sup>*6</sup>
Repeat (Mixed)	
パルス幅	0～4 831 837 952 / 16 bits step <sup>*5</sup> 0～9 663 675 904 / 32 bits step <sup>*6</sup>
ディレイ	0～4 831 837 952 / 16 bits step <sup>*5</sup> 0～9 663 675 904 / 32 bits step <sup>*6</sup>

表1.3.2-14 一般性能

項目	規格
寸法	41 mm (H), 234 mm (W), 175 mm (D) ただし、突起物含まず
質量	5 kg 以下
使用温度範囲	15～35°C
保存温度	-20～60°C



## 第2章 使用前の準備

---

この章では、本器の使用前の準備について説明します。

2.1	本体への実装 .....	2-2
2.2	アプリケーションの操作方法 .....	2-2
2.3	破損防止処理 .....	2-3

## 2.1 本体への実装

本体への実装方法と電源の投入手順については、『シグナルクオリティアナライザ シリーズ インストレーションガイド』の「第2章 使用前の準備」を参照してください。

## 2.2 アプリケーションの操作方法

本体に実装したモジュールの制御は、MX180000A シグナルクオリティアナライザ 制御ソフトウェアで行います。

MX180000A シグナルクオリティアナライザ 制御ソフトウェアの立ち上げやシャットダウンの手順、アプリケーションの操作方法については、『MX180000A シグナルクオリティアナライザ 制御ソフトウェア取扱説明書』を参照してください。

## 2.3 破損防止処理

本器の入出力接続の際には必ず定格電圧の範囲内で使用してください。  
範囲外で使用した場合、故障するおそれがあります。

### ⚠ 注意

- ・ 本器に信号を入力する場合は、定格を超える過大な電圧が掛からないようにしてください。回路が破損するおそれがあります。
- ・ 出力は  $50 \Omega$  GND 終端で使用し、電流を流し込んだり、電気信号を加えたりすることは決してしないでください。
- ・ 静電気対策として入出力コネクタを接続する前に、接続されるほかの機器（実験回路も含む）との間をアース線で必ず接地してください。
- ・ 同軸ケーブルの外導体と芯線はコンデンサとして帯電することがありますので、外導体と芯線は金属などを用いて電荷を放電してから使用してください。
- ・ 本器を絶対に開けないでください。開けたために故障、または性能低下が発生した場合、メンテナンスをお断りする場合がありますので注意してください。
- ・ 本器にはハイブリッド IC など重要な回路、部品が内蔵されています。これらの部品は静電気に非常に弱いので、本器を開けて触るようなことは絶対にしないでください。
- ・ 本器に内蔵されているハイブリッド IC は気密封止しておりますので、絶対に開けないでください。開けたために故障、および性能低下が発生した場合、メンテナンスをお断りする場合がありますので注意してください。
- ・ 本器を静電気破壊から守るため、作業机の上に導電マットを敷き、作業者はリストストラップを装着してください。リストストラップの反対側は導電マットまたは本体のアースジャックに接続してください。

## ⚠ 注意

---

本器の出力コネクタの外部に、バイアスティーなどを接続して、本器の出力信号と直流電圧を合成する場合、直流電源の出力変動や負荷の変動によって、本器の出力端子に信号が加わり、内部回路を破損させてしまうことがあります。以下のことに留意して、作業してください。

- ・ 直流電圧をえた状態で、各部品の接続、取り外しを行わないでください。
- ・ 直流電源の出力 ON/OFF は、すべての部品の接続が完了したあとに行ってください。

### <参考手順>

#### 測定準備例1:

1. 本器およびすべての部品を接続する
2. 直流電源の出力を ON にする
3. 本器の出力を ON にし、測定終了する

#### 測定準備例2:

1. 本器の出力を OFF にする
2. 直流電源の出力を OFF にする
3. 本器および各部品の取り外し、またはDUT のつなぎ換えを実行する

・不慮の直流電圧変動や負荷変動時（本器出力側でのオープンまたはショート、高周波プローブを使っている場合はその接触状態の変化など）でも、DUT や本器を破損させないために、バイアスティーの直流端子には、直列抵抗約 50 オームを接続することを推奨します。

---




図2.3-1 バイアスティーの接続例



## 第3章 パネルおよびコネクタの説明

---

この章では、本器のパネル、およびモジュール間の接続について説明します。

3.1	パネルの説明	3-2
3.2	モジュール間の接続	3-4
3.2.1	MU183040Aとの接続	3-5
3.2.2	ジッタを付加する場合	3-6
3.2.3	外部クロックを使用する場合	3-7

### 3.1 パネルの説明




図3.1-1 パネル外観図 (MU183020A-x12/x13)




図3.1-2 パネル外観図 (MU183020A-x22/x23)




図3.1-3 パネル外観図 (MU183021A)

表3.1-1 各部の名称および機能

番号	名称	機能
[1]	Data, <u>Data</u> Output コネクタ	差動の Data, <u>Data</u> (以下, XData と呼びます) 信号を出力するコネクタです。オプションによりさまざまなインターフェースの出力をすることができます。
[2]	Gating Output コネクタ	Repeat 時:タイミング信号出力となります。 Burst 時:Burst 用のタイミング信号出力となります。
[3]	Aux Input コネクタ	補助信号入力用コネクタです。 Error Injection, Burst を選択できます。
[4]	Aux, <u>Aux</u> Output コネクタ	補助信号出力用コネクタです。 設定により, 1/N Clock, Pattern Sync, Burst2 を出力します。 差動出力なので, 使用しないコネクタは必ず同軸終端器 (J1137) で終端してください。
[5]	Clock Output コネクタ	Clock 信号を出力するコネクタです。
[6]	Ext Clock Input コネクタ	次の機器から Clock 信号を入力するコネクタです。 MU181000A 12.5GHz シンセサイザ MU181000B 12.5GHz 4 ポート シンセサイザ MU181500B ジッタ変調源*1 外部シンセサイザ*2

\*1: MU181000A, または MU181000B が必要です。

\*2: 外部シンセサイザの推奨品は MG3690C シリーズです。

MG3690C シリーズの詳細は, 当社または当社代理店にお問い合わせください。

## 3.2 モジュール間の接続

機器取り扱いの際は、静電気に注意してください。

### 警告

- ・ 本器に信号を入力する場合は定格を超える過大な電圧がかからないようにしてください。回路が破損するおそれがあります。
- ・ 静電気対策として入出力コネクタを接続する前に、接続されるほかの機器（実験回路も含む）との間をアース線で必ず接地してください。
- ・ 同軸ケーブルの外導体と芯線はコンデンサとして帯電することがありますので、外導体と芯線は金属などを用いて電荷を放電してから使用してください。
- ・ 本体の電源電圧は、背面に表示されています。必ず定格電圧の範囲内で使用してください。範囲外の電圧を加えると破損するおそれがあります。
- ・ 本器を静電気破壊から守るため、作業机の上に導電マットを敷き、作業者はリストストラップを装着してください。リストストラップの反対側は導電マットまたは本体のアースジャックに接続してください。
- ・ 本器のコネクタからケーブルを取り外すときは、コネクタに不要な力がかかるないように注意してください。不要な力がコネクタに加わると、特性劣化、故障の原因となる可能性があります。また、ケーブルの取り付けおよび取り外しはトルクレンチを使用してください（推奨トルク値：0.9 N·M）。

### 注意

MU183020A-x13/x23、およびMU183021A-x13 の Data Output 最大設定出力レベルは 3.50 Vp-p です。これに対して、MU183040A/MU183041A の Data Input 最大入力レベルは 2.00 V です。

動作確認などの際に、MU183020A/MU183021A の Data Output を MU183040A/MU183041A の Data Input に直接接続する場合は、MU183020A/MU183021A の Data Output 設定が 2 V 以下であることを必ず確認してください。

MU183040A/MU183041A の Data Input に最大入力レベルを超える信号を入力した場合、破損する原因となります。

### 3.2.1 MU183040Aとの接続

同一本体内に挿入されている MU183020A, MU181000A 12.5GHz シンセサイザ (以下, MU181000A と呼びます), および MU183040A 28G/32G bit/s ED (以下, MU183040A と呼びます) の接続例を示します。




図3.2.1-1 モジュール間接続例

1. MU181000A の場合, Clock Output コネクタに 6dB 固定アッテネータ (ATT) を取り付けます。  
次の形名,オプションの場合 6dB 固定アッテネータは不要です。  
MU181000A-x01, MU181000B, MU181000B-x01
2. MU181000A の Clock Output コネクタと, MU183020A の Ext Clock Input コネクタを同軸ケーブルにて接続します。
3. MU183020A の Clock Output コネクタと, MU183040A の Ext Clock Input コネクタを同軸ケーブルにて接続します。
4. MU183020A の Data Output, Data Output コネクタと, 被測定物の入力コネクタをそれぞれ同軸ケーブルにて接続します。
5. 被測定物の出力コネクタと, MU183040A の Data Input, Data Input コネクタをそれぞれ同軸ケーブルにて接続します。
6. セレクタ画面から, Main application を起動し, 画面上のメニューバーから [File] → [Initialize] を選択し, 機器全体の設定状態を初期化します。  
初期化が行われると, すべての設定内容が工場出荷時と同じになりますので, 消去したくない設定がある場合には, 初期化前に [File] → [Save] を選択して設定状態を保存してください。

### 3.2.2 ジッタを付加する場合

PPG の出力信号にジッタを付加するには、MU180000A/B と MU181500B ジッタ変調源（以下、MU181500B と呼びます）を使用します。

MU181000A, MU181500B, MU183020A, および MU183040A の接続例を示します。




図3.2.2-1 ジッタを付加する場合の接続例

1. MU181000A の Clock Output コネクタと、MU181500B の Ext Clock Input コネクタを同軸ケーブルで接続します。
2. MU181500B の Jittered Clock Output コネクタと、MU183020A の Ext Clock Input コネクタを同軸ケーブルで接続します。
3. MU183020A の Clock Output コネクタと、MU183040A の Ext Clock Input コネクタを同軸ケーブルで接続します。
4. MU183020A の Data Output, Data Output コネクタと、MU183040A の Data Input, Data Input コネクタを同軸ケーブルで接続します（2か所）。
5. セレクタ画面から、Main application を起動し、画面上のメニューバーから [File] → [Initialize] を選択し、機器全体の設定状態を初期化します。初期化が行われると、すべての設定内容が工場出荷時と同じになりますので、消去したくない設定がある場合には、初期化前に [File] → [Save] を選択して設定状態を保存してください。

### 3.2.3 外部クロックを使用する場合

同一本体内に挿入されている MU183021A, および MU183041A と外部クロックの接続例を示します。外部クロックとして MG3692C を使用して説明します。




図3.2.3-1 外部クロックの接続例

1. MG3692C の RF Output コネクタと, MU183021A の Ext Clock Input コネクタを同軸ケーブルで接続します。
2. MU183021A の Clock Output コネクタと, MU183041A の Ext Clock Input コネクタを同軸ケーブルで接続します。
3. MU183021A の Data Output, Data Output コネクタと, MU183041A の Data Input, Data Input コネクタを同軸ケーブルで接続します (4か所)。
4. セレクタ画面から, Main application を起動し, 画面上のメニューバーから [File] → [Initialize] を選択し, 機器全体の設定状態を初期化します。初期化が行われると, すべての設定内容が工場出荷時と同じになりますので, 消去したくない設定がある場合には, 初期化前に [File] → [Save] を選択して設定状態を保存してください。



## 第4章 画面構成

---

この章では、本器の画面構成について説明します。

4.1	画面全体の構成.....	4-2
4.2	操作画面の構成.....	4-3
4.3	ユーザカスタマイズ画面について .....	4-4

## 4.1 画面全体の構成

本器が本体に挿入されている場合の画面構成を以下に示します。




図4.1-1 全体画面構成

全体画面は、図4.1-1に示すように4つの基本ブロックで構成しています。各ブロックの説明を表4.1-1に示します。

表4.1-1 画面ブロック機能

番号	ブロック名称	機能
[1]	メニューバー	機器全体に関連する設定機能を選択します。
[2]	モジュール ファンクションボタン	表示しているモジュール固有の機能項目へのショートカットボタンです。 あらかじめ定義された機能ボタンを、メニューバーの[View]→[Button Menu]からユーザが最大17個まで選択し、表示できます。  [ ]ボタンのユーザカスタマイズ画面については、「4.3 ユーザカスタマイズ画面について」を参照してください。
[3]	機能設定選択 タブボタン	モジュール操作設定の画面を機能項目ごとに切り替えるタブボタンです。 詳細は「第5章 操作方法」を参照してください。
[4]	操作画面	モジュール固有の設定をします。 詳細は「第5章 操作方法」を参照してください。
[5]	Tree View 呼び出しボタン、 呼び出しエリア	ボタンをクリックするとTree View画面を呼び出すことができます。 また、画面左下のエリアにマウスカーソルを移動すると、Tree View画面を呼び出すことができます。

## 4.2 操作画面の構成

本器の操作画面一覧を以下に示します。

各操作画面についての詳細は「第5章 操作方法」を参照してください。



図4.2-1 機能設定選択タブボタン

表4.2-1 機能設定選択タブボタン一覧表

タブ名称	機能
Output	Data/XData および Clock 出力を選択および設定します。出力インターフェースの各種設定ができます。
Pattern	試験パターン関連を選択および設定します。各種パターン選択およびパターン編集などができます。
Error Addition	Error 付加を選択および設定します。エラー付加機能を設定できます。
Pre-Code	MU183020A-x22/x23, および MU183021A の場合に表示されます。 Misc2 タブで Combination を設定すると操作できます。
Misc1	そのほかの設定をします。パターン発生方法や補助入出力選択ができます。
Misc2	クロック入力およびデータ出力との周波数比、複数チャネルの連携動作を設定します。

## 4.3 ユーザカスタマイズ画面について

ユーザカスタマイズ画面では、複数モジュールの主要パラメータをひとつの画面で表示、設定ができます。例として MU183020A, MU183040B, MU181500B のいくつかのパラメータを表示した画面を以下に示します。なお、MP1800A 本体に組み込まれていないモジュールのパラメータは設定できません。




図4.3-1 ユーザカスタマイズ画面

[1] パラメータ表示数

表示するパラメータの数を 6, 12, 18 より選択できます。

[2] カスタマイズ項目の選択

使用するモジュール、パラメータの選択を行います。例として Unit1, Slot3, Port1 の MU183020A 32Gbit/s PPG の Data1 Data Offset を選択する場合、まず使用するモジュール (1:3:1 MU183020A) を選択し、次にパラメータ (Data1 Data Offset) を選択します。




図4.3-2 モジュール選択




図4.3-3 パラメータ選択

### [3] File メニュー

カスタマイズ画面設定の保存、読み込みができます。

カスタマイズ画面設定ファイルは拡張子 (.UCD) で保存、読み込みが可能です。

また、32G システム (MU183020A, MU183040B, MU181500B, MU181000B) においては、よく使う機能のプリセットファイル (.UCP) を読み込むことができます。

本章では、本器操作画面内にある個々の機能設定選択タブボタン内部の機能について説明します。

5.1	出力インターフェースの設定 .....	5-2
5.1.1	データの設定 .....	5-2
5.1.2	Delay の設定 .....	5-6
5.1.3	ジッタ変調された信号を入力する場合の設定 .....	5-9
5.1.4	ビットレートの設定 .....	5-10
5.2	Pattern の設定 .....	5-12
5.2.1	Test Pattern について .....	5-12
5.2.2	PRBS の設定 .....	5-13
5.2.3	Zero-Substitution の設定 .....	5-14
5.2.4	Data の設定 .....	5-16
5.2.5	Mixed の設定 .....	5-18
5.2.6	Pattern Editor による試験パターン編集 .....	5-22
5.3	Error 付加機能 .....	5-39
5.4	Pre-Code 設定機能 .....	5-42
5.4.1	Pre-Code の設定 .....	5-43
5.5	Misc1 機能 .....	5-44
5.5.1	Pattern Sequence の設定 .....	5-45
5.5.2	AUX Input の設定 .....	5-51
5.5.3	AUX Output の設定 .....	5-52
5.5.4	Gating Output の設定 .....	5-54
5.6	Misc2 機能 .....	5-55
5.6.1	クロックの設定 .....	5-56
5.6.2	Multi Channel 機能 .....	5-63
5.6.3	Grouping 機能の設定 .....	5-68
5.7	モジュール間同期機能 .....	5-74
5.8	Multi Channel Calibration 機能 .....	5-75
5.8.1	Multi Channel Calibration の手順 .....	5-81
5.9	Unit Sync 機能 .....	5-85
5.9.1	Unit Sync の動作、制約 .....	5-85
5.9.2	Unit Sync 設定 .....	5-87
5.9.3	Unit Sync 機能の使用方法 .....	5-89

## 5.1 出力インターフェースの設定

出力インターフェースを設定するには、操作画面の [Output] タブを選択します。

Output 機能では、Data/XData および Clock 出力を設定します。

Data 信号は MU183020A/MU183021A の Data コネクタから出力され、XData 信号は Data コネクタから出力されます。また、Clock 信号は Clock コネクタから出力されます。以降、Data コネクタの設定に関しては、XData の設定として説明します。

### 5.1.1 データの設定




図5.1.1-1 Output タブ設定画面

Delay はオプション x30/x31 が追加されている場合に表示されます。

[1] データを設定するチャネルをリストボックスから選択します。

[2] クロック出力のオン・オフを設定します。

**注:**

動作ビットレートによっては、クロック出力をオフに設定しても数十 mV のクロック信号が出力されることがあります。

[3] データ出力のオン・オフを設定します。

本設定は選択された本器に関する Output 設定です。出力信号を ON にする場合、本設定のほかにメニューバーのモジュールファンクションボタンにて機器全体の Output を ON してください。

**注:**

- 出力の設定によっては、被測定対象物を破損させてしまうおそれがあります。破損防止のため被測定対象物とのインターフェース条件を確認して出力を設定するか、あらかじめ Level Guard を設定してください。
- PCML, LVPECL, NECLを選択した場合、本器の出力側では被測定対象物の終端電圧に対応した電圧が加えられるため、インターフェース条件が一致していない場合、被測定対象物を壊してしまうおそれがあります。必ずインターフェース条件が一致しているか確認してください。
- 市販の ECL ターミネータを使用して出力波形を観測した場合、波形歪(リング)が見えることがあります、それは ECL ターミネータの特性によるものであり、本器の出力に波形歪があるわけではありません。
- 出力部には保護用に電流制限 (Sourcing 50 mA, Sinking 80 mA) が設けられているため、間違ったインターフェース条件による過電流においては観測波形の Offset 電圧が設定された Offset 電圧に到達しない場合があります。
- External ATT Factor を設定する場合、設定前に本器と被測定物との間に固定アッテネータが接続されていることを必ず確認してください。固定アッテネータが接続されていない場合や、External ATT Factor で設定した減衰値よりも小さい減衰値の固定アッテネータを接続すると、被測定物を破損させてしまうおそれがあります。

**[4] Offset の基準を選択します。**

Offset、振幅の設定値範囲はそれぞれの設定値により制限されます。Offset、振幅の設定範囲詳細は「付録 C 設定制約事項」を参照してください。Offset の基準を変更すると、変更した Offset の基準に従い、Offset 値が計算され、変更されます。

表5.1.1-1 Offset の基準

Offset の基準	設定内容
Voh	Offset 値を High レベル基準として設定します。
Vth	Offset 値を High レベルと Low レベルのセンター基準として設定します。
Vol	Offset 値を Low レベル基準として設定します。




図5.1.1-2 Offset 設定

**[5] Tracking を設定します。**

Tracking を ON にした場合、XData の Defined Interface, Amplitude, Offset, External ATT Factor, Cross Point 設定値は Data と同一の設定になります。

- [6] Level Guard を設定します。

[Setup] ボタンをクリックすると、Level Guard を行う Amplitude (振幅の最大値), Offset Max(Voh)(Offset の High レベルの最大値) と Offset Min (Vol)(Offset の Low レベルの最小値) を設定することにより、必要以上の電圧が被測定対象物にかかるないようにできます。

[10] の External ATT Factor が設定されている場合、Level Guard の設定は本器と被測定物との間に接続された固定アッテネータ通過後の Amplitude, Offset Max (Voh), Offset Min (Vol) 設定値の出力レベルを制限します。そのため、固定アッテネータを接続しない状態で使用しますと設定値を超える信号が出力されます。

- [7] Data, XData ごとに、Defined Interface を設定します。

Level Guard 設定により、選択できない項目がある場合があります。

表5.1.1-2 振幅設定値

項目	振幅		オフセット Vth	適用オプション
	Voh	Vol		
Variable	—	—	—	x12/x13/x22/x23
PCML	+3.3 V	+2.8 V	+3.05 V	x12/x13/x22/x23
NCML	0.0 V	-0.5 V	-0.25 V	x12/x13/x22/x23
SCFL	0.0 V	-0.9 V	-0.45 V	x12/x13/x22/x23
NECL	-0.9 V	-1.7 V	-1.3 V	x12/x13/x22/x23
LVPECL	+2.4 V	+1.6 V	+2.0 V	x12/x13/x22/x23

- [8] Data, XData ごとに、振幅を設定します。

Level Guard 設定や、Offset 設定値、実装するオプションにより設定範囲が変わります。以下に、Defined Interface を Variable に設定した場合の振幅の設定可能範囲を示します。

表5.1.1-3 振幅設定範囲

適用オプション	振幅	設定ステップ
x12/x22 を実装	0.5～2.0 Vp-p	0.002 V
x13/x23 を実装	0.5～3.5 Vp-p	0.002 V

注:

オプション x22/x23 は、MU183020A のみに適用されます。

- [9] Data, XData ごとに Offset を設定します。

設定範囲は、-2.000～+3.300 V, 0.001 V ステップで設定できます (Voh 設定時)。また、[AC OFF] ボタンをクリックして [AC ON] にすると、AC 結合で出力ができます。低減カットオフ周波数は、約 10 kHz です。

- [10] Data, XData ごとに External ATT Factor を設定します。

本器の Data/XData 出力コネクタの外部に固定アッテネータを接続した場合、固定アッテネータの値を加味して被測定対象物への設定値を表示します。設定範囲は、0～40 dB, 1 dB ステップで設定できます。Defined

Interface で Variable 以外を設定した場合は、0 にリセットされ、設定は無効となります。また、External ATT Factor-Amplitude, Offset 表示エリアに表示されている値は、アンテネータ通過後の振幅、Offset 値を表示しています。

- [11] Data, XData ごとに Cross Point を設定します。実装オプションにより、設定範囲が変わります。

表5.1.1-4 Cross Point 設定範囲

適用オプション	Data/XData 独立性	設定範囲	設定ステップ
x12/x22 を実装	独立	20.0～80.0% (振幅 1～2.0V) 30.0～70.0% (振幅 0.500～0.998V)	0.1%
x13/x23 を実装	独立	20.0～80.0% (振幅 1～3.5V) 30.0～70.0% (振幅 0.500～0.998V)	0.1%

注:

オプション x22/x23 は、MU183020A のみに適用されます。

- [12] クロック供給源が [External] の場合、データのビットレートが表示されます。クロック供給源が MU181000A, MU181000B, または MU181500B の場合、データのビットレートを設定できます。詳しくは「5.1.4 ビットレートの設定」、「5.6.1 クロックの設定」を参照してください。
- [13] データ出力信号の Half Period Jitter 設定を行います。この設定により、アイパターンを観測した場合、図 5.1.1-3 のように Cross Point を時間軸方向に調整することができ、初期値 0 で隣り合うアイパターンの幅が等しくなります。

表5.1.1-5 Half Period Jitter 設定範囲

設定値	設定ステップ
-20～20	1




図5.1.1-3 Half Period Jitter 設定

- [14] MX183000A ハイスピード シリアルデータ テスト ソフトウェアと接続している場合のみ表示されます。詳細は以下を参照してください。

『MX183000A ハイスピード シリアルデータ テスト ソフトウェア取扱説明書』「4.3.3 コンプライアンステスト専用モードへの移行」

## 5.1.2 Delayの設定

MU1813020A-x30, MU183020A-x31, または MU183021A-x30 実装時は, Clock 出力に対して Data 出力の位相を相対的に可変できます。




図5.1.2-1 Delay 設定




図5.1.2-2 Output タブ Delay 設定画面

- [1] [Calibration] ボタンをクリックします。

本ボタン押すことで、位相可変機能の Calibration が実行されます。電源を ON にしたとき、周波数変更時、または周囲温度が変化した場合など、Calibration 推奨アラームが点灯したときに、[Calibration] ボタンをクリックして実行してください。Calibration は、およそ 1 秒以下で終了します。

- [2] Delay に位相を mUI 単位、または ps 単位で設定します。

<mUI 単位時>

–1000～1000 mUI までを 2 mUI ステップごとに設定できます。

2 ch Combination, 4ch Combination、または Channel

Synchronization 実行時は、–64,000～64,000 mUI までを 2 mUI ステップごとに設定できます。

<ps 単位時>

2 mUI 相当する時間ごとに ps 単位で設定ができます。設定範囲は–1000～1000 mUI を ps 単位に換算した値です。

2ch Combination, 4ch Combination、または Channel

Synchronization 実行時は、–64,000～64,000 mUI を ps 単位に換算した値になります。

表5.1.2-1 Delay 設定範囲

ビットレート	設定範囲	
	通常時	2ch Combination 4ch Combination Channel Synchronization 時
32.1 Gbit/s	–31.14～31.14 ps	–1 993.74～1 993.74 ps
25 Gbit/s	–40～40 ps	–2 560～2 560 ps
2.4 Gbit/s	–416～416 ps	–26 665.6～26 665.6 ps

- [3] [Relative] ボタンは、現在の設定位相値を相対的に 0 として基準にする場合にクリックします。

- [4] ジッタ入力の設定をします。

ジッタ変調されたクロックを入力する場合は、Delay の Jitter Input を ON してください。

- [5] 本体ごとの Delay オフセット値を設定します。

Unit Sync 設定が ON のときのみ設定できます。

同一本体に実装されたすべての MU183020A/21A に共通の値を設定します。

–1000～1000 mUI までを 2 mUI ステップごとに設定できます。

Combination または Channel Synchronization のときは、–128,000～128,000 mUI までを 2 mUI ステップごとに設定できます。

ただし、[2] の Delay 設定値により制約を受けるため、設定範囲は下記となります。

$$\text{Delay 設定値} + \text{Unit Offset 設定値} = \pm 1000 \text{ mUI}$$

(または ±128000 mUI)

本機能の使用方法については、「付録 E Unit Sync 機能の使用準備」を参照してください。

**注:**

- 周波数が変わった場合、または温度条件が変わった場合は、Calibration 推奨アラームが点灯します。この状態で Calibration を実行しないと、通常の位相設定より設定誤差が大きくなる場合があります。
- 本器の位相設定は mUI 単位を内部基準としています。このため、周波数を変更すると、ps 単位で表示されている値が変わります。

**Combination 時、Channel Synchronization 時の Delay 設定**

複数の MU183020A、または MU183021A をスロットに装着している場合、Combination や Channel Synchronization 実行時に、次の図のように複数チャネル間の Delay を相対的に変えることができます。




図5.1.2-3 Combination 時の Delay 設定

### 5.1.3 ジッタ変調された信号を入力する場合の設定

- ・ ジッタ変調されたクロックを入力する場合は、MU181000A/B、および MU181500B を使用します。モジュール間の接続は、「3.2.2 ジッタを付加する場合」を参照してください。
- ・ Delay の Jitter Input を ON にします。
- ・ Delay の Calibration をする場合は、入力信号のジッタ変調を無変調にします。
- ・ Combination Setting を設定する場合は、Combination または Channel Synchronization へ設定する前に、ジッタ変調を無変調にしてください。
- ・ Combination または Channel Synchronization 設定時で、入力周波数を変える場合は、周波数を変えたあとに Delay の Jitter Input を ON、ジッタ変調を ON という手順で測定してください。



図5.1.3-1 Output タブ Delay 設定画面

注:

- ・ Delay の Jitter Input が OFF のまま、ジッタ変調されたクロックを入力すると、位相が不安定になる場合があります。
- ・ ジッタ変調されたクロックを入力すると、Delay ランプが点灯したり、位相設定誤差が大きくなったりする場合があります。

### 5.1.4 ビットレートの設定

クロック供給源が MU181000A/B, MU181500B の場合、データ出力のビットレートを設定できます。このときのクロック供給源の設定方法は「[5.6.1 クロックの設定](#)」を参照してください。




図5.1.4-1 Output タブ ビットレート設定部

- [1] クロック供給源が MU181000A, MU181000B, または MU181500B の場合、プリセットの規格リスト（下表）から選択もしくは [Variable] より任意のビットレートに設定することができます。
- [2] プリセット選択時はビットレートが表示されます。[Variable] 選択時は出力ビットレートの設定が可能になります。

**注:**

MU181500B のクロック供給源が MU181000A または MU181000B の場合のみ、ビットレートを設定できます。MU181500B に外部クロックを使用した場合は、PPG のビットレートを設定できません。

表5.1.4-1 ビットレートプリセット規格値

プリセット規格値	Bit rate [Gbit/s]
100G ULH	32.100 000* <sup>1</sup>
32G FC	28.050 000
100G OTU4	27.952 496
100GbE(25.78x4)	25.781 250* <sup>2</sup>
Infiniband EDR	25.781 250* <sup>2</sup>
SAS	24.000 000
PCI Express Gen4	16.000 000
Infiniband FDR	14.062 500
16G FC	14.025 000
10GFC over FEC	11.316 800
10GbE over FEC	11.095 700
OTU2	10.709 225* <sup>2</sup>
G975 FEC	10.664 228* <sup>2</sup>
10G FC	10.518 750
10GbE	10.312 500
USB3.1	10.000 000
Infiniband QDR	10.000 000
OC-192/STM-64	9.953 280
8G FC	8.500 000
PCI Express Gen3	8.000 000
PCI Express Gen2	5.000 000
USB3.0	5.000 000
PCI Express Gen1	2.500 000

\* 1: オプション x01 実装時のみ

\* 2: 連動している 32G PPG の Misc2 設定「Output Clock Rate」、および動作ビットレートによって、ビットレートの設定分解能が 0.000002 Gbit/s または 0.000004 Gbit/s となります。このため、規格のビットレートちょうどに設定できないことがあります。

表5.1.4-2 [Variable] 時ビットレート設定範囲

プリセット規格値	Bit rate [Gbit/s]
Variable	2.400 000～28.100 000 Gbit/s (オプション x01 実装時 32.100 000 Gbit/s) 0.000 001 Gbit/s step で設定可能*

\*: 連動している 32G PPG の Misc2 設定「Output Clock Rate」、および動作ビットレートによって設定できない場合は分解能が 0.000002 Gbit/s または 0.000004 Gbit/s となります。

## 5.2 Pattern の設定

Pattern の設定をするには、操作画面の [Pattern] タブを選択し、試験パターンの選択および設定をします。




図5.2-1 Pattern タブ設定画面

### 5.2.1 Test Patternについて

試験パターンとして、下記の4種類のパターンを設定できます。

- PRBS
- Zero-Substitution
- Data
- Mixed




図5.2.1-1 Test Pattern の選択画面

以降に各パターンの設定方法について説明します。

## 5.2.2 PRBSの設定

試験パターンに PRBS を設定した時の、各種パラメータを設定します。




図5.2.2-1 Test Pattern (PRBS) 設定項目画面

- [1] リストボックスから PRBS を選択します。
- [2] PRBS パターンの段数を設定します。  
PRBS パターンのパターン長を  $2^n-1$  ( $n = 7, 9, 10, 11, 15, 20, 23, 31$ ) で設定します。
- [3] 試験パターンの論理 (Logic) を設定します。

表5.2.2-1 試験パターン論理の設定

設定	設定内容
POS (正論理)	信号の High Level を “0” と規定します。
NEG (負論理)	信号の High Level を “1” と規定します。

PRBS 発生原理に関しては、「付録A 擬似ランダムパターン」を参照してください。

### 5.2.3 Zero-Substitutionの設定

試験パターンに Zero-Substitution を設定した時の、各種パラメータを設定します。




図5.2.3-1 Test Pattern (ZeroSubstitution) 設定項目画面

- [1] リストボックスから ZeroSubstitution を選択します。  
パターンの Loading が開始され、Loading LED が点灯します。
- [2] “0” を挿入する対象となるパターン試験信号構成（段数）を設定します。  
以下のいずれかのパターン試験信号を選択します。  
 $2^n$  ( $n = 7, 9, 10, 11, 15, 20, 23$ ) [従来機種と互換]  
 $2^n-1$  ( $n = 7, 9, 10, 11, 15, 20, 23$ ) [Pure PRBS 信号]
- [3] 試験パターンの論理（Logic）を設定します。

表5.2.3-1 試験パターン論理の設定

設定	設定内容
POS (正論理)	信号の High Level を “1” と規定します。
NEG (負論理)	信号の High Level を “0” と規定します。

- [4] “0” を挿入（置換）する ビット数を設定します。[2] で選択したパターン試験信号により、0を挿入可能なビット数が変わります。
  - (a)  $2^n-1$  が設定されている場合： 1～ $2^n-2$  まで 1 bit ステップで設定できます。
  - (b)  $2^n$  が設定されている場合： 1～ $2^n-1$  まで 1 bit ステップで設定できます。
- [5] “0” を挿入するパターン最終ビットを設定します。  
ただし、Length が  $2^n-1$  の場合は無効です。

表5.2.3-2 “0”を挿入するパターン最終ビットの設定

設定	設定内容
1	$2^n$ ビット目を “1” とします（既存機種と互換）。
0	$2^n$ ビット目を “0” とします。

**注:**

次のデータパターンでは、データ出力振幅が約 50%低下することがあります。

- ・ “0” の挿入や、バーストパターンなどで 5  $\mu$ s 以上 “0”（または “1”）が連続した後の約 5  $\mu$ s 区間のデータパターン
- ・ マーク率が 1/2 以外のパターン

このデータ信号を MU183040A/41A で受信した場合、スレッショルド電圧の最適値が、MU183020A/21A で設定しているオフセット電圧 ( $V_{th}$ ) と一致しないことがあります。

この場合、エラーが発生することがありますのでデータ信号をオシロスコープなどで確認の上、スレッショルド電圧を調整してください。

## 5.2.4 Dataの設定

試験パターンに Data を設定した時の、各種パラメータを設定します。




図5.2.4-1 Test Pattern (Data) 設定項目画面

- [1] リストボックスから Data を選択します。  
試験パターンの Loading が開始され、Loading LED が点灯します。
- [2] 試験パターンの論理 (Logic) を設定します。

表5.2.4-1 試験パターン論理の設定

設定	設定内容
POS (正論理)	信号の High Level を “1” と規定します。
NEG (負論理)	信号の High Level を “0” と規定します。

- [3] 試験パターンを編集します。  
[Edit] ボタンをクリックすると、Pattern Editor 画面を表示し、試験パターンを編集できます。Pattern Editor 画面により、試験パターン編集後、[OK] ボタンをクリックして、Pattern Editor 画面を閉じると、ハードウェアへの Loading を行います。Loading 中は、Loading LED が点灯します。Pattern Editor による試験パターン設定の説明に関しては、「5.2.6 Pattern Editor による試験パターン編集」を参照してください。
- [4] 現在設定されている試験パターンデータのデータ長を表示します。

### 注:

- データ長が長い場合、試験パターンの Loading に時間がかかる場合があります。

最大長を設定した場合の Loading 時間の参考値を以下に示します。この時間は目安であり、Loading 時間を保証するものではありません。

1ch 最大:約 3 分  
2ch 最大:約 6 分  
4ch 最大:約 12 分

- 次のデータパターンでは、データ出力振幅が約 50%低下することがあります。
  - “0”の挿入や、バーストパターンなどで 5 μs 以上 “0”(または “1”)が連続した後の約 5 μs 区間のデータパターン
  - マーク率が 1/2 以外のパターン

このデータ信号を MU183040A/41A で受信した場合、スレッショルド電圧の最適値が、MU183020A/21A で設定しているオフセット電圧 ( $V_{th}$ ) と一致しないことがあります。

この場合、エラーが発生することがありますのでデータ信号をオシロスコープなどで確認の上、スレッショルド電圧を調整してください。

- Data や Mixed パターンなどで 2.と同様な “0” 連続後の PRBS パターンと、“1” 連続後の PRBS パターンを組み合わせた信号を MU183040A/41A で受信した場合、“0” 連続後と “1” 連続後の PRBS パターンは、スレッショルド電圧の最適値が異なります。このことにより、全パターンのビット誤りを測定できないことがあります。

### 5.2.5 Mixedの設定

試験パターンに Mixed を選択すると、プログラム可能な試験パターンと PRBS をあわせた Block を設定できます。

プログラム可能な試験パターンに、PRBS パターンを加えたパターンを Row と定義します。複数 Row を収容したものを 1 Block と定義します。複数の Block を設定し、試験パターンを設定します。




図5.2.5-1 Test Pattern (Mixed Data) 設定項目画面

- [1] リストボックスから Mixed を選択します。
- [2] Pattern Editor 画面で設定した全 Block 数が表示されます。最大 Block 数は 511 です。
- [3] Pattern Editor 画面で設定した Row Length が表示されます。
- [4] Pattern Editor 画面で設定した Data Length が表示されます。
- [5] 1 ブロックあたりの Row 数が表示されます。  
Pattern Editor 画面で設定した Number of Row が表示されます。
- [6] 試験パターンの論理 (Logic) を設定します。

表5.2.5-1 試験パターン論理の設定

設定	設定内容
POS (正論理)	信号の High Level を “1” と規定します。
NEG (負論理)	信号の High Level を “0” と規定します。

- [7] PRBS パターンの段数を設定します。  
PRBS パターンのパターン長を  $2^{n-1}$  ( $n = 7, 9, 10, 11, 15, 20, 23, 31$ ) から設定できます。
- [8] 試験パターンを編集します。  
[Edit] ボタンをクリックすると, Pattern Editor 画面が表示され, 試験パターンを編集できます。Pattern Editor 画面により, 試験パターン編集後, [OK] ボタンをクリックして, Pattern Editor 画面を閉じると, ハードウェアへ Loading します。Loading 中は, Loading LED が点灯します。Pattern Editor による試験パターン設定の説明に関しては, 「5.2.6 Pattern Editor による試験パターン編集」を参照してください。

**注:**

- データ長が長い場合, 試験パターンの Loading に時間がかかる場合があります。  
最大長を設定した場合の Loading 時間の参考値を以下に示します。この時間は目安であり, Loading 時間を保証するものではありません。
 

1ch 最大: 約 3 分
2ch 最大: 約 6 分
4ch 最大: 約 12 分
- 次のデータパターンでは, データ出力振幅が約 50% 低下することがあります。
  - “0” の挿入や, バーストパターンなどで 5 μs 以上 “0” (または “1”) が連続した後の約 5 μs 区間のデータパターン
  - マーク率が 1/2 以外のパターン

このデータ信号を MU183040A/41A で受信した場合, スレッショルド電圧の最適値が, MU183020A/21A で設定しているオフセット電圧 ( $V_{th}$ ) と一致しないことがあります。

この場合, エラーが発生することがありますのでデータ信号をオシロスコープなどで確認の上, スレッショルド電圧を調整してください。

- Data や Mixed パターンなどで 2.と同様な “0” 連続後の PRBS パターンと, “1” 連続後の PRBS パターンを組み合わせた信号を MU183040A/41A で受信した場合, “0” 連続後と “1” 連続後の PRBS パターンは, スレッショルド電圧の最適値が異なります。このことにより, 全パターンのビット誤りを測定できないことがあります。

[9] Scramble を ON・OFF 設定します。

[10] の Setup で設定した部分に対して、PRBS7 段の Scramble をかけられます。

[Scramble] ボタン上の LED が消灯中に [Scramble] ボタンをクリックすると [Scramble] ボタン上の LED が点灯し、出力信号が Scramble されます。Scramble されている箇所が画面上のブロック構成表示エリアに赤色で表示されます。

[Scramble] ボタン上の LED が点灯中に再度、[Scramble] ボタンをクリックすると [Scramble] ボタン上の LED が消灯し、出力信号への Scramble を停止します。

[10] Scramble の設定をします。

[Setup] をクリックすると、Scramble Setup 画面が表示されます。

Scramble をかけたい部分のチェックボックスをチェックすると、Scramble がかかります。Scramble Setup 画面の [OK] ボタンをクリックして、設定します。




図5.2.5-2 Scramble Setup 画面

注:

各 Block の Row の 1 番目の Data 領域は、Scramble をかけられません。

[11] PRBS 信号発生方式を設定します。

Mixed パターンにおける、PRBS 部分のパターン列の連続性有無について設定を行います。

表5.2.5-2 PRBS 信号発生方式の設定

設定	設定内容
Restart	設定した最終 Block の PRBS の最後尾と、次に繰り返される Block の PRBS の先頭が、不連続となります。
Consecutive	設定した最終 Block の PRBS の最後尾と、次に繰り返される Block の PRBS の先頭が、連続となります。




図5.2.5-3 PRBS パターン列の連続性 (Restart 時)




図5.2.5-4 PRBS パターン列の連続性 (Consecutive 時)

## 5.2.6 Pattern Editorによる試験パターン編集

[Pattern] タブで以下のパターンを選択した場合の、試験パターン編集について説明します。

- Data
- Mixed

### 5.2.6.1 共通項目

各画面の [Edit] ボタンをクリックすると、Pattern Editor 画面を表示します。




図5.2.6.1-1 Pattern Editor 画面

## [1] メニューバー構成

表5.2.6.1-1 メニューバー構成

メニュー	項目	説明
File	Open	バイナリパターン (Binary Pattern), バイナリテキストパターン (BIN Text Pattern), ヘキサデキストパターン (HEX Text Pattern) 形式のいずれかで保存されている設定ファイルを開きます。 ファイル互換については、「5.2.6.9 既存機種パターンとの互換性」を参照してください。
	Save	バイナリパターン (Binary Pattern), バイナリテキストパターン (BIN Text Pattern), ヘキサデキストパターン (HEX Text Pattern) 形式で設定ファイルを保存します。 <b>注:</b> 保存したファイル名を変更すると、設定を読み込むことができなくなるので注意してください。
	Screen Copy	画面イメージを印刷します。 印刷についての設定は、MX180000A のメニューバーから [File] → [Screen Copy] の Setup で行います。
Edit	Undo	直前の 1 作業を取り消し、との状態に戻します。
	Cut	Over write: Pattern View 上の選択されたパターンを切り取ります。切り取り後の領域は、0 になります。 Insert: 選択されたパターンをアドレス領域ごと切り取ります。切り取り後は、パターン長の末尾に切り取った領域分に 0 パターンが追加されます。
	Copy	Pattern View 上の選択されたパターンを内部メモリにコピーします。

表5.2.6.1-1 メニューバー構成 (続き)

メニュー	項目	説明
Edit (続き)	Paste	内部メモリ上のパターンをカーソル位置に貼り付けます。
	Jump	指定されたアドレスやパターンにカーソルを移動させます。
	Head	カーソルを編集パターンの先頭に移動させます。
	Tail	カーソルを編集パターンの最後尾に移動させます。
	Marker	Marker の設定が ON のとき, Marker で指定されている位置にカーソルを移動します。
	Address	Input Address 画面が開きます。 指定したアドレス位置にカーソルを移動します。
	Pattern	<p>Input Pattern 画面が開きます。</p> <p>検索したいパターン列を 2進数で、マスクしたいパターンを x で指定します。</p> <p>編集パターン上に一致したパターンがあれば、その位置にカーソルが移動します。前方検索、後方検索ができます。</p> <p>検索パターンを指定するには、Input Pattern 画面の次のボタンをクリックします。</p> <p>[Set ALL] ビットをすべて 1 にします。  [Reset ALL] ビットをすべて 0 にします。  [ALL X] ビットをすべて [Don't Care] にします。</p> <p>検索する方向を [Forward], [Backward] オプションボタンで選択し、[OK] ボタンをクリックしてください。</p>
	Forward Next	Input Pattern 画面で設定したパターンに一致する前方方向の次の候補を検索し、一致すれば、その位置にカーソルを移動します。
	Backward Next	Input Pattern 画面で設定したパターンに一致する後方方向の次の候補を検索し、一致すれば、その位置にカーソルを移動します。
	Line	Pattern View に表示する、1行あたりの表示数を指定します。パターン設定項目の Display が Table に設定されている場合に有効です。

## [2] パターン設定項目

表5.2.6.1-2 パターン設定項目

設定項目	説明							
Display	Pattern View 領域の表示形式を選択します。 時間軸で表示する<Time>と表形式で表示する<Table>が指定できます。							
Format	Pattern View でのパターン表示書式を指定します。 Display の設定によって、設定できる表示書式が異なります。 <table border="1" style="margin-left: 10px;"> <tr> <td>Display の設定</td><td>Format の選択肢</td></tr> <tr> <td>Time</td><td>Wave: 波形表示 Bin: ビット列表示</td></tr> <tr> <td>Table</td><td>Bin: 2進数 Hex: 16進数</td></tr> </table>		Display の設定	Format の選択肢	Time	Wave: 波形表示 Bin: ビット列表示	Table	Bin: 2進数 Hex: 16進数
Display の設定	Format の選択肢							
Time	Wave: 波形表示 Bin: ビット列表示							
Table	Bin: 2進数 Hex: 16進数							
Marker	Display 設定で<Time>選択時は、Pattern View 上にマーカを置くことができます。							
Focus	Marker が ON 時に有効となります。 Pattern View 上のマーカとカーソルのどちらをアクティブにするか選択します。							
Edit Mode	パターンの編集方法を指定します。 メニューバーから [Edit] → [Paste] を実行する場合、あるいは Pattern View 領域で直接編集 (Fill 設定エリアの操作は対象外です) する場合、あらかじめ Edit Mode を指定する必要があります。 <b>&lt;Overwrite&gt;:</b> 選択したパターンを上書きします。 <b>&lt;Insert&gt;:</b> 選択したパターン位置に編集したパターンを挿入します。 Insert を実行した場合、Data Length は変更されません。 このため、Insert した分のパターンが Data Length 値を超え、無効になってしまいます。							
Range	Edit の範囲を設定します。 <b>&lt;Whole&gt;:</b> すべての編集パターンがフォーカスされます。 <b>&lt;Any&gt;:</b> 図 5.2.6.1-2 の Input Range 設定画面を表示し、編集範囲をアドレスで指定できます。 <b>&lt;Direct&gt;:</b> アドレスを指定して任意の領域を選択領域にします。 アドレスの指定はカーソルで行います。 詳細は、「5.2.6.7 領域の編集」を参照してください。							

表5.2.6.1-2 パターン設定項目（続き）

設定項目	説明
Fill	<p>カーソルによりフォーカスされている部分のパターンを編集します。</p> <p>&lt;0&gt;: Pattern View 領域で選択したフォーカス部分を“0”にします。      &lt;1&gt;: Pattern View 領域で選択したフォーカス部分を“1”にします。</p> <p>&lt;Reverse&gt;: Pattern View 領域で選択したフォーカス部分を論理反転します。      &lt;Pattern&gt;: Pattern View 領域で選択したフォーカス部分を編集する 図 5.2.6.1-3 の Input Pattern 設定画面を表示します。</p> <p>&lt;Repeat&gt;: フォーカスしたアドレスを先頭に編集したパターンを Repeat で指定した回数だけ繰り返して設定します。</p> <p>&lt;Length&gt;: フォーカスした先頭アドレスからの編集ビット数を指定します。      &lt;Set All&gt;: Length で選択されたすべてのビットを“1”に設定します。      &lt;Reset All&gt;: Length で選択されたすべてのビットを“0”に設定します。</p>
Zoom	<p>Zoom を変更すると、Pattern View に表示している Wave の拡大、縮小表示ができます。</p> <p>1/8, 1/4, 1/2, 1, 2, 4, 8 倍の拡大、縮小変更ができます。      ただし、Display 設定が Time で、かつ Format 設定が Wave 時以外は、無効となります。</p>




図5.2.6.1-2 Input Range 設定画面




図5.2.6.1-3 Input Pattern 設定画面

### [3] Pattern View 領域

編集されたパターンを表示する領域です。

パターン上の編集したい bit 値をマウスでダブルクリックすると編集できます。  
 ただし、Display が Table かつ Format が Hex の時は、マウスでのパターン編集はできません。

### 5.2.6.2 Data選択時のパターン設定

試験パターンとして Data を選択している場合、[Edit] ボタンをクリックすると次の画面が表示されます。




図5.2.6.2-1 Pattern Editor 画面–Data

[1] パターン設定項目

表5.2.6.2-1 パターン設定項目 (Data 選択時)

設定項目	説明
Data Length	パターン長を設定します。設定単位は bit です。 2~268 435 456 bits までを 1 bit ステップで設定します。 2ch Combination 時: 4~536 870 912 bits までを 2 bit ステップで設定します。 4ch Combination 時: 8~1 073 741 824 bits までを 4 bit ステップで設定します。

## 5.2.6.3 Mixed選択時のパターン設定

試験パターンとして Mixed を選択している場合、[Edit] ボタンをクリックすると次の画面が表示されます。




図5.2.6.3-1 Pattern Editor 画面—Mixed

[1] パターン設定項目

表5.2.6.3-1 パターン設定項目 (Mixed 選択時)

設定項目	説明
Number of Block	Block 数を設定します。1～511 までを 1 Block ステップで設定できます。
Row Length	Row Length を設定します。 1536～2 415 919 104 bits まで 256 bit ステップで設定できます。 2ch Combination 時: 3072～4 831 838 208 bits までを 512 bit ステップで設定できます。 4ch Combination 時: 6144～9 663 676 416 bits までを 1024 bit ステップで設定できます。
Data Length	パターン長を設定します。 1024～268 435 456 bits まで 1 bit ステップで設定できます。 2ch Combination 時: 2048～536 870 912 bits までを 2 bit ステップで設定します。 4ch Combination 時: 4096～1 073 741 824 bits までを 4 bit ステップで設定します。
Number of Row	Row 数を設定します。1～16 Row までを 1 Row ステップで設定します。
Edit Block	編集する Block の番号を指定します。

**注:**

Block 数, Row 数には以下の制約があります。

**Block 数**

1~以下 a), b), c), d) のいずれか小さい数, 1 Step

a) 511

b) INT(256 Mbit × x / (Row 数 × Data Length'))

ここで, Data Length'は

- Data Length / (256 × x) に余りがある場合  
= (INT(Data Length / (256 × x)) + 1) × 256 × x
- Data Length / (256 × x) に余りがない場合  
= Data Length

ただし, Data Length' × Row 数 × Block 数 ≤ 256 Mbits  
となる最大 Block 数。

c) INT((256 Mbits + 2<sup>31</sup>) × x / (Row Length × Row 数))

x は, 以下のとおりになります。

Independent 時, 1

2ch Combination 時, 2

4ch Combination 時, 4

d) (Row Length - Data Length) × Block 数 ≥ 2<sup>31</sup>(2147483648)

**Row 数**

1~以下 a), b), c) のいずれか小さい数, 1 Step

a) 16

b) INT(256 Mbit × x / Data Length')

ここで, Data Length'は

- Data Length / (256 × x) に余りがある場合  
= (INT(Data Length / (256 × x)) + 1) × 256 × x
- Data Length / (256 × x) に余りがない場合  
= Data Length

ただし, Data Length' × Row 数 × Block 数 ≤ 256 Mbits  
となる最大 Row 数。

c) INT((256 Mbits + 2<sup>31</sup>) × x / Row Length)

x は, 以下のとおりになります。

Independent 時, 1

2ch Combination 時, 2

4ch Combination 時, 4

#### 5.2.6.4 試験パターンの作成・編集をするには

ここでは、Pattern Editor 画面で試験パターンを作成、および編集する方法を説明します。




図5.2.6.4-1 Display 設定エリア選択画面

1. Display 設定エリアで Pattern View 領域の表示形式を選択します。

表5.2.6.4-1 Display 設定エリア選択

設定項目	説明
Time	横方向に時間軸をとり、試験パターンを横 1 行に表示します。波形のイメージまたは 2 進数で表示および編集ができます。
Table	試験パターンをメモリダンプのイメージで表示します。2 進数、16 進数で表示および編集ができます。

2. Display 設定エリアで選択した表示形式にあわせて、編集方法を参照してください。

Time を設定した場合の編集方法は、「5.2.6.5 Time 表示モードでの編集方法」を参照してください。

Table を設定した場合の編集方法は、「5.2.6.6 Table 表示モードでの編集方法」を参照してください。

### 5.2.6.5 Time表示モードでの編集方法

ここでは、Time 表示モードでパターンを作成および編集する方法を説明します。




図5.2.6.5-1 Time 表示モードでの編集方法

[1] 表示形式を選択します。

Pattern Editor 画面の Format のリストボックスで選択してください。

表5.2.6.5-1 表示フォーマット設定

設定	説明
Wave	波形のイメージで表示および編集します。 [Zoom In], [Zoom Out] ボタンで表示の拡大、縮小ができます。
Bin	2進数で表示および編集します。

[2] カーソルのアドレスを表示します。

- [3] マーカ表示を設定します。  
[Marker] ボタンをクリックして, ON と表示されるとマーカが表示され, OFF と表示されるとマーカが非表示になります。[Marker Addr] にマーカのアドレス, [Distance] にカーソルとマーカとの距離を表示します。
- [4] 操作対象を選択します。  
[Cursor] をクリックするとカーソルを操作でき, [Marker] をクリックするとマーカを操作できます。
- [5] 編集モードを設定します。  
[Insert] をクリックすると挿入モードで編集でき, [Overwrite] をクリックすると上書きモードで編集できます。

### 5.2.6.6 Table表示モードでの編集方法

ここでは、Table 表示モードでパターンを作成および編集する方法を説明します。




図5.2.6.6-1 Table 表示モードでの編集方法

[1] 表示形式を選択します。

Pattern Editor 画面の Format のリストボックスで選択してください。

表5.2.6.6-1 表示フォーマット設定

設定	説明
Bin	2進数で表示、および編集します。
Hex	16進数で表示、および編集します。

- [2] 1行に表示するデータ量を変更できます。  
メニューバーから [Edit] → [Line] を選択して、Line 画面を開いてください。  
スピンドルボックスに 1 行あたりのバイト数を入力して、[OK] ボタンをクリックしてください。



図5.2.6.6-2 Line 画面

- [3] 編集モードを設定します。  
[Insert] をクリックすると挿入モードで編集でき、[Overwrite] をクリックすると上書きモードで編集できます。
- [4] パターンの入力は 2 進数表示時には、キーの 0, 1 を使います。  
16 進数表示時には、キーの 0~9, A~F を使います。

### 5.2.6.7 領域の編集

Pattern Editor 画面では、複数のビットからなる選択領域を指定し、この領域に対して一括して編集作業ができます。Fill グループボックスを使った置き換え入力をするととき、編集操作の Cut, Copy, Paste を使うときなどに使用します。

ここでは Range グループボックス内の各ボタンを使って選択領域を設定する方法について説明します。

ボタンの機能は以下のとおりです。

表5.2.6.7-1 領域指定ボタン

ボタン	機能
Whole	パターン全体を選択領域に指定します。
Any	アドレスを指定して任意の領域を選択領域にします。 アドレスの指定は Input Range 画面で入力します。
Direct	アドレスを指定して任意の領域を選択領域にします。 アドレスの指定はカーソルで行います。

[Any] ボタンによる選択領域の指定方法を説明します。




図5.2.6.7-1 Input Range 画面

1. Start Address スピンボックスに、選択領域の始点アドレスを入力してください。
2. End Address スpinボックスに、選択領域の終点アドレスを入力してください。
3. [OK] ボタンをクリックすると指定した領域が選択領域となり、反転表示します。

[Direct] ボタンによる選択領域の指定方法を説明します。

1. [Direct] ボタンをクリックしてください。  
ボタンは押されたままの状態になり Direct モードになります。Direct モードではパターンの入力および編集はできません。
2. 選択領域の始点を指定します。  
選択領域の始点をダブルクリックするか、カーソルをあわせて [Enter] をクリックしてください。
3. 選択領域の終点を指定します。  
メニューバーから [Edit] → [Jump] を選択して選択領域の終点画面に表示してください。終点をダブルクリックするか、カーソルをあわせて [Enter] をクリックしてください。
4. 選択領域を設定しました。

以下の方法でも選択領域を指定できます。

1. ドラッグによって選択領域を指定できます。

### 5.2.6.8 パターンの入力

ここでは Fill グループボックス内のボタンを使ってパターンを入力する方法について説明します。Fill グループボックスの各ボタンの機能は以下のとおりです。

表5.2.6.8-1 Fill ボタンの機能

ボタン	機能
0	カーソル位置のビットまたは選択された領域のビットを“0”に置き換えます。
1	カーソル位置のビットまたは選択された領域のビットを“1”に置き換えます。
Reverse	カーソル位置のビットまたは選択された領域のビットを反転します。
Pattern	任意のパターンの繰り返しを入力します。

- [Pattern] ボタンによる、パターンの入力について説明します。




図5.2.6.8-1 Input Pattern 画面

- [1] 入力するビット数を入力してください。
- [2] 指定したパターンを繰り返す回数を入力してください。
- [3] [Set ALL] ボタンをクリックすると、ビットをすべて“1”に設定します。
- [4] [Reset ALL] ボタンをクリックすると、ビットをすべて“0”に設定します。
- [5] BIN、または HEX テキストボックスにパターンを入力してください。
- [6] [OK] ボタンをクリックすると、カーソルの位置にパターンを入力します。

注:

選択領域を指定した状態で Input Pattern 画面を開くと、Repeat スピンボックスで指定した繰り返し数とは無関係に、選択領域が指定パターンの繰り返しで置き換わります。

### 5.2.6.9 既存機種パターンとの互換性

本器の Pattern Editor では既存機種のパターンファイル (.PTN) を読み込むことができます。ファイル互換対象機種は以下のとおりです。

MP1632C	デジタル データ アナライザ
MP1761A/B/C	パルスパターン発生器
MP1762A/C/D	誤り検出器
MP1775A	パルスパターン発生器
MP1776A	誤り検出器
MU181020A/B	パルスパターン発生器
MU181040A/B	誤り検出器

## 5.3 Error 付加機能

Error 付加をするには [Error Addition] タブにおいて、エラー発生の設定をすることにより、出力データにエラーの付加ができます。




図5.3-1 Error Addition タブ画面

[1] Error 付加 Source を選択します。

試験パターンに対して、所定の Bit Error を付加するタイミングを生成する方法を選択します。

表5.3-1 Error 付加 Source の設定

選択項目	説明
Internal	内部回路で Error 付加 Timing を生成します。
External-Trigger	Error 付加 Timing 生成を、外部信号 (Auxiliary Input) の Trigger Edge に同期させます。 ただし、[Misc1] タブの Input 設定で Error Injection 以外を設定した場合は設定不可となります。
External-Disable	Error 付加 Timing は内部回路で発生させますが、 外部信号 (Auxiliary Input) が Low の区間はエラーを付加しません。 ただし、[Misc1] タブの Input 設定で Error Injection 以外を設定した場合は設定不可となります。

- [2] Internal, External-Disable を選択した場合, Error 付加 Variation を選択します。Error 付加 (内部 Gating) 時の挿入方法を選択します。

表5.3-2 Error挿入方法の設定

選択項目	説明
Repeat	Errorを継続的に挿入します。
Single	Errorをボタン操作にて1shot挿入します。 Combination時は、ボタン操作によりCombination数のエラーが挿入されます。  ただし、以下の制限事項があります。 Error付加SourceがInternalまたはExternal-Disableの場合のみ、有効とします。

- [3] Error付加Routeの挿入方法を選択します。

表5.3-3 Error付加Routeの設定

選択項目	説明
Scan	1/1信号を、32 Demuxした各RouteにErrorを挿入することに変化します。
Select	指定した1RouteにErrorを挿入します。

- [4] 試験パターンに対して、1bit分のBitErrorを発生させるRouteを指定します。設定範囲は1~32で、1ステップで設定します。

ただし、以下の制限事項があります。

- (a) Error付加機能がOFF状態の場合は、設定を有効とします。
- (b) Error付加Route操作方法でScanを選択している場合は、設定を無効とします。

- [5] 試験パターンに対して、1bit分のBitErrorを発生させるBitErrorRateを設定します。

xE-n: xは、1~9まで1ステップごとに設定できます。  
nは、3~12まで1ステップごとに設定できます。

ただし、以下の制限事項があります。

- (a) Error付加機能がOFF状態でも、設定を有効とします。
- (b) Error付加Variation設定がSingleの場合は、ErrorRateの設定は、無効とします。
- (c) Error付加SourceがExternal-Triggerの場合は、ErrorRateの設定は、無効とします。
- (d) nが3のときは、xは1~5を選択できます。
- (e) 最大付加レートは5E-3です。

[6] Mixed Pattern に関して、指定 Block (Data/PRBS および Block 番号) に Bit Error を挿入する Block の選択をします。

[7] 試験パターンに対して、Bit Error を発生させる機能です。

ON: Error 付加機能を、実行します。

OFF: Error 付加機能を、禁止します。

ただし、本設定はすべての Error 付加機能に影響し、OFF 状態では外部 Error 信号に応じた Bit Error 付加も禁止します。

## 5.4 Pre-Code 設定機能

MU183020A-x22, MU183020A-x23, および MU183021A で「5.6.2 Multi Channel 機能」の Combination を設定している場合に, Pre-Code を設定できます。

本機能は DQPSK または DPQPSK に対応させるために, DATA を下記の Pre-Code 論理図のように演算し, 出力する機能です。




図5.4-1 Pre-Code 論理図 (DQPSK)

Pre-Code を設定する場合には, [Pre-Code] タブをクリックします。




図5.4-2 Pre-Code タブ画面

注:

Pre-Code 機能の設定は, Combination 設定されているチャネルで共通の設定です。

### 5.4.1 Pre-Codeの設定



図5.4.1-1 Pre-Code 設定画面

表5.4.1-1 Pre-Code 設定項目

番号	項目	機能
[1]	Pre-Code ON/OFF	Pre-Code の ON/OFF を設定します。
[2]	Type	Pre-Code の変調方式を設定します。 2ch Combination 選択時: DQPSK  2ch Combination CH Sync 選択時: DPQPSK
[3]	Initialize Data	Pre-Code の初期値を設定します。 (初期値: 1)

## 5.5 Misc1 機能

信号の生成方式、同期出力の設定や、補助入出力を設定します。  
Misc 機能を設定するには、本器操作画面の [Misc1] タブを選択します。




図5.5-1 Misc1 タブ画面

表5.5-1 設定項目

項目	説明
Pattern Sequence	試験パターンの生成方法を設定します。
AUX Input	補助入力機能を設定します。
AUX Output	補助出力機能を設定します。
Gating Output	タイミング信号出力を設定します。

Misc1 タブの設定項目は、本器の Data1～4 で共通の設定です。  
パターン長にかかる設定は、Data1 の設定に依存します。

### 5.5.1 Pattern Sequenceの設定

試験パターンの生成方式を選択します。



図5.5.1-1 Pattern Sequence の選択画面

表5.5.1-1 Pattern Sequence の設定

選択項目	内容
Repeat	試験パターンの Repeat データを送信する際に選択します。 主に電子デバイス評価のために使用します。
Burst	試験パターンの Burst データを送信する際に選択します。 主に光周回実験などの長距離光伝送試験や Packet 通信の評価のため使用します。 対象となる試験パターンは、PRBS, Zero-Substitution, Data, Mixed (Data) です。

### 5.5.1.1 Repeatパターンの設定

試験パターンの Repeat データを送信する場合は、Pattern Sequence で Repeat を選択します。




図5.5.1.1-1 Pattern Sequence (Repeat) 設定項目画面

- [1] Repeat を選択します。  
連続した試験パターン、連続データ信号の生成を行います。
- [2] Gating Output コネクタより出力される、同期信号の設定をします。  
データ信号同期出力の周期は、次の表に示す式によって算出されます。

表5.5.1.1-1 Gating Output の設定範囲

周期信号	設定範囲
PRBS, Data, Zero-Substitution	Pattern Length' と 128 の最小公倍数* 2ch Combination 時: Pattern Length と 256 の最小公倍数 4ch Combination 時: Pattern Length と 512 の最小公倍数
Mixed	(Row Length × Row 数 × Block 数)

\*: Pattern Length' は、画面設定の Pattern Length が 128\*N 以下のとき、  
512\*N 以上になるように整数倍した値です。

$$N = \text{Combination 数}$$

- [3] Pulse Width は、Gating Output より出力される同期信号の Hi レベルパルス幅を指定します。パルス幅は 8 の整数倍で、Data Length の設定は次の表の式によって算出されます。

表5.5.1.1-2 Pulse Width の設定範囲

周期信号	設定範囲
PRBS, Data, Zero-Substitution	0～Pattern Length と 128 の最小公倍数-128 * (最大 34 359738 240 まで設定可) 設定ステップ:8 bit  2ch Combination 時: (対象は PRBS, Data, Zero-Substitution) は、 0～Pattern Length と 256 の最小公倍数-256 となり、設定 Step は 16 bit となる。 (最大 68 719 476 480 まで設定可) 4ch Combination 時: (対象は PRBS, Data, Zero-Substitution) は、 0～Pattern Length と 512 の最小公倍数-512 となり、設定 Step は 32 bit となる。 (最大 137 438 952 960 まで設定可)
Mixed	0～Row Length × Row 数 × Block 数-128 (最大 2 415 918 976 まで設定可) 設定ステップ:8 bit  2ch Combination 時: 0～Row Length × Row 数 × Block 数-256 となり、設定 Step は 16 bit となる。 4ch Combination 時: 0～Row Length × Row 数 × Block 数-512 となり、設定 Step は 32 bit となる。

\*: ここでいう Pattern Length は、画面設定の Pattern Length が 511 以下のとき、512 以上になるように整数倍した値です。

2ch Combination のときは、画面設定の Pattern Length が 1023 以下を 1024 以上、4ch Combination のとき画面設定の Pattern Length が 2047 以下を 2048 以上になるように整数倍した値です。

- [4] Delay はデータパターンの先頭位置に対して、何ビット遅らせて出力するかを設定します。  
設定単位は 8 の整数倍で、次の表に示す式によって算出されます。

表5.5.1.1-3 Delay の設定範囲

周期信号	設定範囲
PRBS, Data, Zero-Substitution	0～Pattern Length と 128 の最小公倍数-128* (最大 34 359738 240 まで設定可) 設定ステップ:8 bit  2ch Combination 時: (対象は PRBS, Data, Zero-Substitution) は、 0～Pattern Length と 256 の最小公倍数-256 となり、設定 Step は 16 bit となる。 (最大 68 719 476 480 まで設定可) 4ch Combination 時: (対象は PRBS, Data, Zero-Substitution) は、 0～Pattern Length と 512 の最小公倍数-512 となり、設定 Step は 32 bit となる。 (最大 137 438 952 960 まで設定可)
Mixed	0～Row Length × Row 数× Block 数-128 最大 2 415 918 976 まで設定可 設定ステップ:8 bit  2ch Combination 時: 0～Row Length × Row 数 × Block 数-256 となり、設定 Step は 16 bit となる。 4ch Combination 時: 0～Row Length × Row 数 × Block 数-512 となり、設定 Step は 32 bit となる。

\*: ここでいう Pattern Length は、画面設定の Pattern Length が 511 以下のとき、512 以上になるように整数倍した値です。

2ch Combination のときは、画面設定の Pattern Length が 1023 以下を 1024 以上、4ch Combination のとき画面設定の Pattern Length が 2047 以下を 2048 以上になるように整数倍した値です。

### 5.5.1.2 Burstパターンの設定

試験パターンの Burst データを送信する場合は、Pattern Sequence で Burst を選択します。




図5.5.1.2-1 Pattern Sequence (Burst) 設定項目画面

注:

Burst Trigger Output 信号は、Gating Output コネクタより出力されます。

[1] 試験パターンの Burst を発生させるタイミング源を設定します。

表5.5.1.2-1 Burst 設定項目

選択項目	説明
Internal	内部信号で Burst 信号発生タイミングを生成します。
External-Trigger	外部コネクタから入力されたゲート信号によって、発生周期を生成します。立ち上がりエッジの検出で Burst Pattern の発生を開始します。
External-Enable	外部コネクタから入力されたゲート信号によって、Burst 信号タイミングを生成します。High レベル時は Burst データを発生し、Low レベル時は発生を停止します。

[2] Burst Pattern の発生順序を指定します。

表5.5.1.2-2 Burst Pattern 発生順序の設定

選択項目	説明
Restart	指定されている試験パターンを、Burst データ信号発生ごとに先頭から再スタートさせます。
Consecutive	指定されている試験パターンを、Burst データ信号間で連続させて出力します。
Continuous	指定されている試験パターンを連続発生させ、Burst 発生タイミング以外は出力をマスクします。

[3] [1] の Source を External-Trigger または Internal に設定している場合、AUX Input に入力する試験パターンの Burst Cycle の連続信号発生区間を bit 数で設定します。

表 5.5.1.2-3 に Enable Period の設定範囲を示します。

[4] [1] の Source を Internal に設定している場合、Burst Cycle (入力される試験パターンの Burst 信号の 1 周期) を設定します。

次の表に Burst Cycle の設定範囲を示します。

表5.5.1.2-3 Enable Period と Burst Cycle 設定範囲

Channel Combination 数	Enable Period (bit)	Burst Cycle (bit)	設定ステップ値 (bit)
1	Internal 時: 12 800～2 147 483 392	25 600～2 147 483 648	256
	External-Trigger 時: 12 800～2 147 483 648		
2	Internal 時: 25 600～4 294 966 784	51 200～4 294 966 296	512
	External-Trigger 時: 25 600～4 294 967 296		
4	Internal 時: 51 200～8 589 933 568	102 400～8 589 934 592	1024
	External-Trigger 時: 51 200～8 589 934 592		

注:

Burst Cycle と Enable Period の差は、512 bit 以上の Disable 区間が必要です。

Disable 区間が 2ch Combination 時は 2 倍、4ch Combination 時は 4 倍となります。

[5], [6] Burst Trigger Output より出力する、Burst タイミング信号を設定します。

Delay: Burst Data Pattern の先頭位置に対して、何ビット遅らせて出力するかの設定を行います。

Pulse Width: Burst Trigger Output より出力される同期信号の High レベルパルス幅を指定します。

次の表に、Delay と Pulse Width の設定範囲を示します。

表5.5.1.2-4 Delay と Pulse Width 設定範囲

Channel Combination 数	Delay (bit)	Pulse Width (bit)	設定ステップ値 (bit)
1	0～(Burst cycle-128)	0～(Burst cycle-128)	8
2	0～(Burst cycle-256)	0～(Burst cycle-256)	16
4	0～(Burst cycle-512)	0～(Burst cycle-512)	32

## 5.5.2 AUX Inputの設定

外部で作成されたタイミング信号によりエラー挿入などを行う場合は、Aux Input コネクタを使用します。

Aux Input コネクタを使用する機能を以下の表に示します。



図5.5.2-1 AUX Input 設定項目

表5.5.2-1 AUX Input の設定

選択項目	説明
Error Injection	エラーを外部からのタイミングで挿入するときに使用します。 Error Addition の設定で、Source が External-Trigger, External-Disable を指定したときに使用します。 詳細は「5.3 Error 付加機能」を参照してください。
Burst	Pattern Sequence で Burst が選択され、Source で External-Trigger または External-Enable を指定したときに使用します。 詳細は「5.5.1.2 Burst パターンの設定」を参照してください。

### 5.5.3 AUX Outputの設定

同期信号など、補助的な信号出力について設定します。

#### 5.5.3.1 1/N Clockの設定

1/N Clock に設定すると、発生パターンに同期した分周クロックを Aux Output コネクタに発生します。



図5.5.3.1-1 AUX Output Clock 設定項目画面

- [1] 1/N Clock を選択すると、Aux Output コネクタから試験パターンに同期したクロックが出力されます。
- [2] 同期クロックの分周比 (N) を設定します。  
設定分周比は 4~512 の範囲で、ステップ 2 で設定できます。

#### 5.5.3.2 Pattern Syncの設定

Pattern Sync を設定すると、試験パターン周期と同期しているタイミング信号を Aux Output コネクタに発生します。




図5.5.3.2-1 AUX Output Pattern Sync 設定項目画面

- [1] Pattern Sync を選択すると、Aux Output コネクタから設定しているデータパターン周期に同期したパルス信号が出力されます。
- [2] 同期信号パルスの発生位置を指定します。  
試験パターンによって、設定内容が異なります。

表5.5.3.2-1 同期信号パルス発生位置の設定

試験パターン	設定内容
PRBS , Data , Zero-Substitution	<p>パターン周期に対して発生し, パルス位置はパターンの先頭位置に対して指定できます。指定範囲は、以下になります。</p> <p>1～Pattern Length*と 128 の最小公倍数–135, 8 bits Step, 最大 34 359 738 105 まで設定可</p> <p>2ch Combination 時: 1～Pattern Length*と 256 の最小公倍数–287, 16 bits Step, 最大 68 719 476 209 まで設定可</p> <p>4ch Combination 時: 1～Pattern Length*と 512 の最小公倍数–543, 32 bits Step, 最大 137 438 952 417 まで設定可</p>
Mixed (Data)	全ブロック発生パターン周期に対して発生し, パルス位置は Block と Row の位置で指定できます。

\* : ここでいう Pattern Length は、画面設定の Pattern Length が 511 以下のとき、512 以上になるように整数倍した値です。

2ch Combi のときは、画面設定の Pattern Length が 1023 以下を 1024 以上、4ch Combi のとき画面設定の Pattern Length が 2047 以下を 2048 以上になるように整数倍した値です。

### 5.5.3.3 Burst Output2の設定

Burst Output2 を設定すると、Pattern Sequence で Burst を選択している場合、Burst Trigger Output と同様のタイミング信号を Aux Output に出力します。

表5.5.3.3-1 Burst Output2 の設定

設定項目	説明
Delay	Burst Data Pattern の先頭位置に対して、何ビット遅らせて出力するか設定します。 設定範囲は、「表 5.5.1.2-4 Delay と Pulse Width 設定範囲」と同様です。
Pulse Width	Burst Trigger Output より出力される同期信号の High レベルパルス幅を設定します。 設定範囲は、「表 5.5.1.2-4 Delay と Pulse Width 設定範囲」と同様です。

### 5.5.3.4 出力オフ

OFF を設定すると、Aux Output コネクタから信号を出力しません。

### 5.5.4 Gating Outputの設定

Gating Output コネクタからの出力の ON, OFF を設定します。



図5.5.4-1 Gating Output 設定項目

表5.5.4-1 Gating Output の設定

選択項目	説明
ON	Gating Output コネクタから、Pattern Sequence で設定した同期信号を出力します。
OFF	Gating Output コネクタから、信号を出力しません。

## 5.6 Misc2 機能

Misc 2 機能では、クロック、複数チャネルの連係動作を設定します。  
Misc 2 機能を設定するには、本器操作画面の [Misc2] タブを選択します。




図5.6-1 Misc2 タブ画面

### 5.6.1 クロックの設定




図5.6.1-1 クロック設定項目画面 (MU181500B の場合)




図5.6.1-2 クロック設定項目画面 (External の場合)

[1] リストボックスからクロック供給源を選択します。

表5.6.1-1 Clock Source の設定

選択項目	内容
External	MU183020A, MU183021A の Ext Clock Input コネクタに入力されるクロック
MU181000A	MP1800A, または MT1810A に装着されているシンセサイザモジュールのクロック
MU181000B	MP1800A, または MT1810A に装着されているジッタモジュールのクロック
MU181500B	MP1800A, または MT1810A に装着されているジッタモジュールのクロック

[2] 出力クロックレートを設定します。

Full Rate Clock: クロック周波数と出力データレートは同じです。

Half Rate Clock: 出力クロック周波数は出力データレートの半分です。

クロック供給源が MU181000A/B, MU181500B の場合

- [3] 出力ビットレートを設定します。[Variable] もしくはプリセットの規格値から選択します。詳しくは「5.1.4 ビットレートの設定」を参照してください。
- [4] クロック周波数のオフセットを-1000~1000 ppm の範囲で設定します。クロック供給源が [External] の場合は表示されません。
- [5] MU181000A/B の基準クロックを設定します。

クロック供給源が External の場合

- [3] データのビットレートが表示されます。
  - [6] MU183020A, MU183021A の動作ビットレート帯が表示されます。
  - [7] 本器のクロック Input コネクタに入力する周波数が表示されます。
- [1] の設定で運動先に MU181500B を選択したときは、MU181500B に入力するクロック周波数の表示です。  
 [2] と [6] の設定による動作ビットレートと入力クロック周波数の関係を以下に示します。カッコ書きはオプション x01がないとき（上限ビットレート 28.1G）の表示です。

表5.6.1-2 動作ビットレートと入力クロック周波数の関係（外部クロック使用時）

Output Clock Rate の設定	Operation Bitrate の範囲	Input Clock Freq の表示	ビットレートとクロック周波数の関係
Full Rate Clock	2.4~16.0 Gbit/s	2.4~16.0 GHz	1/1 クロックで動作
	16.0~20.4 Gbit/s	8.0~10.2 GHz	1/2 クロックで動作
	20.0~32.1 (28.1) Gbit/s	10.0~16.05 (14.05) GHz	1/2 クロックで動作
	25.0~32.1 (28.1) Gbit/s	6.25~8.025 (7.025) GHz	1/4 クロックで動作
Half Rate Clock	2.4~32.1 (28.1) Gbit/s	1.2~16.05 (14.05) GHz	1/2 クロックで動作
	25.0~32.1 (28.1) Gbit/s	6.25~8.025 (7.025) GHz	1/4 クロックで動作

表5.6.1-3 動作ビットレートと入力クロック周波数の関係（MU181500B + 外部クロック使用時）

Output Clock Rate の設定	Operation Bitrate の範囲	Input Clock Freq の表示	ビットレートとクロック周波数の関係
Full Rate Clock	2.4~15.0 Gbit/s	2.4~15.0 GHz	1/1 クロックで動作
	12.5~20.0 Gbit/s	6.25~10.0 GHz	1/2 クロックで動作
	20.0~30.0 (28.1) Gbit/s	10.0~16.05 (14.05) GHz	1/2 クロックで動作
	25.0~32.1 Gbit/s	6.25~8.025 GHz	1/4 クロックで動作
Half Rate Clock	2.4~30.0 (28.1) Gbit/s	1.2~15.0 (14.05) GHz	1/2 クロックで動作
	30.0~32.1 Gbit/s	7.5~8.025 GHz	1/4 クロックで動作

### クロック接続と画面設定

本器は、使用するクロック供給源によって本器との接続、画面設定が異なります。ここでは本器とクロック供給源、ジッタ源との接続、および画面設定について、使用するクロック供給源ごとに説明します。

#### 注:

ここで説明する構成で MU181000A/B シンセサイザと MU181500B ジッタ変調源を使用する場合、これらのモジュールを本器と同じ本体に実装している必要があります。

本器を以下の機器構成で使用した場合の接続、および設定について説明します。

- (1) 本器 + MU181000A/B シンセサイザ + MU181500B ジッタ変調源
- (2) 本器 + MU181000A/B シンセサイザ
- (3) 本器 + MU181500B ジッタ変調源 + 外部クロック供給源
- (4) 本器 + 外部クロック供給源

ここでは MP1800A の、Slot1・2 に MU181000B、Slot3 に MU183020A、Slot5・6 に MU181500B を実装した構成で説明します。

また、MU183020A/MU183021A の Clock Source 設定、および MU181500B の Clock Source 設定がそれぞれ初期値 (External) の状態から手順を説明します。

### 5.6.1.1 MU183020A + MU181000A/Bシンセサイザ + MU181500Bジッタ変調源

クロックの接続:

MU183020AとMU181000A/B、およびMU181500Bのクロック接続については、本書「3.2.2 ジッタを付加する場合」の接続図、説明を参照してください。

画面設定手順:

1. MU181500B 画面の「Synthesizer Clock Source」設定にて、[Unit1:Slot2: MU181000B] を選択すると MU181500B と MU181000B が連動します (図 5.6.1.1-1 参照)。
2. MU183020A 画面の「Clock Source」設定にて、[Unit1:Slot6: MU181500B] を選択すると MU183020A と MU181500B が連動します (図 5.6.1.1-2 参照)。
3. MU183020A 画面の「Bit Rate」設定にて、出力データのビットレートが設定できるようになります。図 5.6.1.1-2 の例では、出力データを 32.1 Gbit/s に設定しています。




図5.6.1.1-1 MU181500B Clock Source 設定




図5.6.1.1-2 Clock Source 設定 (ジッタ + シンセ連動時)

注:

上記の手順どおり、先に MU181500B と MU181000B の連動設定をしてください。連動設定の順番が前後すると、図 5.6.1.1-3 のアラームダイアログが表示されます。




図5.6.1.1-3 モジュール連動のアラームダイアログ

### 5.6.1.2 MU183020A + MU181000A/Bシンセサイザ

クロックの接続:

MU183020A と MU181000A/B のクロック接続については、本書「3.2.1 MU183040A との接続」の接続図、説明を参照してください。

画面設定手順:

1. MU183020A 画面の「Clock Source」設定にて、[Unit1:Slot2: MU181000B] を選択すると MU183020A と MU181000B が連動します。
2. MU183020A 画面の「Bit Rate」設定にて、出力データのビットレートが設定できるようになります。図 5.6.1.2-1 の例では、出力データを 12.5 Gbit/s に設定しています。




図5.6.1.2-1 Clock Source 設定 (ジッタ連動時)

### 5.6.1.3 MU183020A + MU181500B ジッタ変調源 + 外部クロック供給源

クロックの接続:

MU183020A と MU181500B、および外部クロック供給源のクロック接続については、本書「3.2.2 ジッタを付加する場合」の接続図、説明を参照し、説明の中の MU181000A を外部クロック供給源に置き換えてください。

画面設定手順:

1. MU183020A 画面の「Clock Source」設定にて、[Unit1:Slot6:MU181500B] を選択すると MU183020A と MU181500B が連動します。
2. MU183020A 画面の「Operation Bitrate」設定にて、出力したいデータのビットレートを選択します。28 Gbit/s のデータを出力する場合は、図 5.6.1.3-1 の例のように [2.4 to 30 Gbit/s] を選択します。
3. MU183020A 画面の「Input Clock Freq」に表示されている周波数のクロックを、MU181500B の Ext Clock Input コネクタに入力します。図 5.6.1.3-1 の例では、28 Gbit/s のデータを出力するために、14 GHz のクロックを入力します。
4. MU183020A 画面の「Bit Rate」に出力データのビットレートが表示されます。手順 3 で入力しているクロックにより、出力データのビットレートを変更できることを確認してください。




図5.6.1.3-1 Clock Source 設定 (ジッタ + 外部クロック供給源使用時)

## 5.6.1.4 MU183020A + 外部クロック供給源

クロックの接続:

MU183020A とクロック接続については、本書「3.2.3 外部クロックを使用する場合」を参照してください。

画面設定手順:

1. MU183020A 画面の「Clock Source」設定にて、[External] を選択してください。
2. MU183020A 画面の「Operation Bitrate」設定にて、出力したいデータのビットレート帯を選択します。図 5.6.1.4-1 の例では、28 Gbit/s のデータを出力したいので、[2.4 to 32.1 Gbit/s] を選択します。
3. MU183020A 画面の「Input Clock Freq」に表示されている周波数のクロックを、MU183020A の Ext Clock Input コネクタに入力してください。図 5.6.1.4-1 の例では、28 Gbit/s のデータを出力するために、14 GHz のクロックを入力します。
4. MU183020A 画面の「Bit Rate」に出力データのビットレートが表示されます。手順 3 で入力しているクロックにより、出力データのビットレートを変更できることを確認してください。




図5.6.1.4-1 Clock Source 設定 (外部クロック供給源使用時)

## 5.6.2 Multi Channel機能

MU183020A または MU183021A では、複数チャネルのデータを連係して発生する Multi Channel 機能があります。Multi Channel 機能には、Combination 機能と Channel Synchronization 機能があります。形名、オプションによって設定できる機能が異なります。

### Combination 機能種類

- (1) 4ch Combination:MU183021A
- (2) 2ch Combination:MU183020A-x22, MU183020A-x23, MU183021A

### Channel Synchronization 機能種類

- (1) CH Synchronization:MU183020A-x22, MU183020A-x23, MU183021A
- (2) 2ch CH Synchronization:MU183021A
- (3) モジュール間 CH Synchronization:MU183020A, MU183021A

表5.6.2-1 Multi Channel の対象機種

形名、オプション	2ch Combi*	4ch Combi*	2ch CH Sync*	CH Sync*	モジュール間 CH Sync*
MU183020A-x12	×	×	×	×	×
MU183020A-x13					
MU183020A-x22	○	×	×	○	○
MU183020A-x23					
MU183021A	○	○	○	○	○

\*: MU183020A-x31 または MU183021A-x30 が必要

### 5.6.2.1 Combination機能

Combination 機能を使用すると、本器や MU183040A/MU183041A でチャネル間のパターン発生同期または受信同期をとることにより、40 Gbit/s アプリケーションや 100 Gbit/s アプリケーションの評価ができます。

MU183021A を使用して 28 Gbit/s を 4 チャネル合成することにより、OTU4 (Optical channel Transport Unit 4) のビットレート 111.8 Gbit/s のシリアルデータを発生できます。




図5.6.2.1-1 4ch Combination パターン生成／受信

20 Gbit/s を 2 チャネル合成することにより、40GbE や OTU3 のビットレートである 40 Gbit/s のシリアルデータを発生できます。

従来の 10 Gbit/s を 4 チャネル合成する方法に比べて、1 台の MP1800A、または MT1810A で複数の被測定物を同時に評価できます。




図5.6.2.1-2 2ch Combination パターン生成／受信

### 5.6.2.2 Synchronization機能

Channel Synchronization 機能では、複数チャネルのタイミングをそろえます。

複数の MU183020A, MU183021A の間でもタイミング同期を取ることができます。

また、Skew を設定して、チャネル間の時間差を調整できます。




図5.6.2.2-1 Channel Synchronization パターン生成




図5.6.2.2-2 Channel Synchronization 時の Skew 調整

MU183021A では、2ch Combination で合成される Combination1-2 と Combination3-4 の 2 つの信号を、さらに CH Sync することができます。




図5.6.2.2-3 2Ch Combination の CH Sync

## 5.6.2.3 Combination設定

Multi Channel機能を使用する場合は、Misc2タブの [Setting...] ボタンを押し、Combination Setting 画面で設定します。




図5.6.2.3-1 Combination Setting 画面 (2ch Combination)




図5.6.2.3-2 Combination Setting 画面 (4ch Combination)




図5.6.2.3-3 Combination Setting 画面 (Channel Synchronization)

表5.6.2.3-1 Combination Setting 画面構成

Operation 設定項目		内容
Independent		MU183020A/MU183021A のチャネルを独立して動作させるときに選択します。
Combination	2ch <sup>*1,*2</sup>	2 チャネルに Combination を設定します。
	4ch <sup>*2</sup>	MU183021A の 4 チャネルに Combination を設定します。
	2ch CH Sync <sup>*2</sup>	MU183021A の 2 チャネルに Combination 設定し, かつ Combination された 1-2 と 3-4 に Channel Synchronization を設定します。
Channel Synchronization <sup>*1,*2</sup>		すべてのチャネルに Channel Synchronization を設定します。

\* 1: MU183020A-x22, MU183020A-x23, かつ MU183020A-x31 が必要です。

\* 2: MU183021A-x30 が必要です。

### 5.6.3 Grouping機能の設定

Grouping 機能を使用すると、MU183020A と MU183021A のチャネル間で、Pattern タブ、Output タブの設定項目をグループ化し共通設定が可能になります。複数チャネルを同一設定にする場合に便利です。

また、複数の MU183020A と MU183021A の Pattern タブ、Output タブを一括して設定することも可能です。

**注:**

Output タブ、Pattern タブ グルーピング機能を使用したとき、画面操作は一括設定が可能ですが、機器の設定が完了するまでグルーピング対象のチャネル数分の時間がかかります。

#### チャネル間 Grouping 機能設定手順

- [1] Group Setting の [Setting...] をクリックして、設定画面を開きます。




図5.6.3-1 Grouping Setting 画面

- [2] Grouping Setting 画面でグルーピングするタブと Data Interface を選択します。

[Set All], [Reset All] ボタンで全選択、全解除が可能です。また、MU183021A の場合は、次のどちらかを選択できます。

- ・ Data1~4 のグループを作る設定
  - ・ Data1, 2 と Data3, 4 の 2 つのグループを作る設定
- 対象となるタブ、設定項目は表5.6.3-1 を参照してください。




図5.6.3-2 Grouping Setting 画面 (Data1-4 選択時)




図5.6.3-3 Grouping Setting 画面 (Data1-2/Data3-4 選択時)

注:

- ・ MP1825B 4Tap Emphasis と連動しているときは、Output タブを選択できません。
- ・ Output タブをグルーピング中は、MP1825B 4Tap Emphasis と連動できません。
- ・ グルーピング機能は、各タブに 2 つ以上のチェックを入れたときに有効になります。

- [3] [OK] ボタンをクリックして Grouping Setting 画面を閉じると、マスタとなる DataInterface（マスターは [2] でチェックしたうち一番若い Data Interface です。）の設定が、グルーピング対象 Data Interface に反映されます。以降、グルーピング対象タブは同一の設定で動作します。
- グルーピング機能が有効なとき対象のタブ画面上部には色がつきます。

Data1-2 (または Data1-4): 青 (マスター Data1)

Data3-4: 紫 (マスター Data3)




図5.6.3-4 グルーピング機能有効時の表示

表5.6.3-1 Grouping 対象項目

タブ	大項目	中項目	対象/対象外
Pattern	パターン種別	種別の選択	対象
	PRBS	Length	対象
		Logic	対象
		マーク率	対象
		Edit	対象
	Zero-substitution	Logic	対象
		Length	対象
		Zero-Substitution Length	対象
		Addition Bit	対象
		Edit	対象
Data	Data	Logic	対象
		Length	対象外
		Edit	対象外
	Mixed Data	Logic	対象
		Block 数の表示	対象外
		Row Length の表示	対象外
		Data Length の表示	対象外
		Row 数の表示	対象外
Misc	Misc	Edit	対象外
		PRBS	対象外
		Pattern	対象外
		マーク率	対象

表5.6.3-1 Grouping 対象項目 (続き)

タブ	大項目	中項目	小項目	対象/対象外
Pattern (続き)	Mixed Data (続き)	Scramble		対象外
		Scramble Setup		対象外
		PRBS Sequence		対象外
Output	Data・XData Output ON・OFF			対象
				対象
				対象
	Data・XData の選択	Tracking		対象
		Level Guard		対象
		Level Guard Setup	Amplitude 上限	対象
			Offset limit	対象
		Defined Interface		対象
			Amplitude	対象
			Offset の切り替え	対象
			Offset	対象
		External ATT Factor		対象
		Cross Point		対象
		Half Period Jitter		対象
		Delay		対象外
			Calibration	対象
		Jitter Input		対象

## モジュール間 Grouping 機能設定手順

[1] ファイルメニューの [Module Grouping] の [Setup…] をクリックします。




図5.6.3-5 モジュール間 Grouping 機能のメニュー

[2] Grouping Setting 画面でグルーピングするタブとモジュールのスロット No.を選択します。

このときスロット No.が一番若いモジュールがマスターとなります。

[Set All], [Reset All] ボタンで全選択、全解除が可能です。対象となるタブ、設定項目は表5.6.3-1 を参照してください。




図5.6.3-6 Grouping Setting 画面

## 注:

- モジュール間グルーピング機能は、形名、オプションが同一のモジュールで有効です。

- MP1825B 4Tap Emphasis と連動しているときは、Output タブを選択できません。
- Output タブをグルーピング中は、MP1825B 4Tap Emphasis と連動できません。
- モジュール間グルーピング機能は、各タブに 2 つ以上のチェックを入れたときに有効になります。

[3] [OK] ボタンをクリックして Grouping Setting 画面を閉じます。

[4] ファンクションボタン [Module Grouping] ボタンをクリックすると、モジュール間グルーピング対象の設定項目がマスタモジュール（スロット No. が若いモジュール）と同じ設定に一括設定されます。



図5.6.3-7 モジュール間 Grouping 実行ボタン

## 5.7 モジュール間同期機能

モジュール間同期機能を使用する場合は、モジュールファンクションボタンの [Combination Setting] ボタンを押し、Combination Setting 画面で設定します。モジュール間同期機能は、本器を 2 つ使用して、モジュール間の同期をとる機能です。モジュールの実装位置はリリースノートを参照してください。




図5.7-1 Combination Setting 画面

表5.7-1 Combination Setting 画面構成

Operation 設定項目	内容	
Independent	本器を独立して動作させるときに選択します。	
Channel Synchronization	CH Sync <sup>*1, *2</sup>	対象モジュールのすべてのチャネルに Channel Synchronization を設定します。
	2ch Combination <sup>*1, *2</sup>	対象モジュールを 2ch Combination に設定し、かつモジュール間に Channel Synchronization を設定します。
	4ch Combination <sup>*2</sup>	対象モジュールを 4ch Combination に設定し、かつモジュール間に Channel Synchronization を設定します。

\* 1: MU183020A-x22/x23, かつ MU183020A-x31 が必要です。

\* 2: MU183021A-x30 が必要です。

## 5.8 Multi Channel Calibration 機能

Multi Channel 機能、モジュール間同期機能を最適な状態で使用するため、校正を実行する必要があります。本機能は本体 (MP1800A または MT1810A) に実装された本器を組み替えるなどして構成が変更になったときに必要です。

Calibration が必要な場合、Channel Synchronization, Combination, またはモジュール間同期設定を選択すると、メッセージダイアログ (図5.8-1) が表示されます。Combination を実行する場合は、[Yes] ボタンをクリックします。




図5.8-1 Multi Channel Calibration 要求メッセージ

説明を確認したら [Next] ボタンをクリックします。Calibration は約 2~3 分かかります。[No] ボタンをクリックした場合は、図5.8-7,図5.8-8 を参照してください。




図5.8-2 Multi Channel Calibration 画面 1

クロック供給源と本器を同軸ケーブルで接続し、画面指示の周波数のクロックを本器に入力したら [Next] ボタンをクリックします。

ここで、MU181000A/B シンセサイザが、本器と同じ本体に実装されている場合は、自動的にクロック供給源として MU181000A/B を使用するため、MU181000A/B より本器にクロックを入力します。

### 注:

- ・ 入力するクロック信号にはジッタを加えないでください。
- ・ MU181000A/B、および MU181500B ジッタ変調源が本器と同じ本体に実装されているとき、自動的に MU181000A/B をクロック供給源とするよう本器の Misc2 Clock Setting を変更します。Multi Channel Calibration 終了後は Clock Setting を確認してください。
- ・ 本器と MU181000A/B が連動している場合、クロック信号の接続は「3.2.1 MU183040Aとの接続」を参照してください。
- ・ 本器と MU181000A/B、および MU181500B が連動している場合、クロック信号の接続は「3.2.2 ジッタを付加する場合」を参照してください。
- ・ 外部クロックを使用する場合、クロック信号の接続は「3.2.3 外部クロックを使用する場合」を参照してください。
- ・ 本器が複数台実装されている場合、「5.7 モジュール間同期機能」を参照して [Channel Synchronization] - [CH Sync] に設定してください。このとき、クロック供給源と各 PPG の Ext Clock Input を同長の同軸ケーブルで接続してください。
- ・ 機器周囲温度が 20~30°C の範囲で Calibration を実施してください。




図5.8-3 Multi Channel Calibration 画面 2

Calibration の進捗が表示されます。




図5.8-4 Multi Channel Calibration 画面 3

Calibration の途中で図5.8-5 のダイアログが表示されたら、指示に従い入力クロックの周波数を変更し、[OK] ボタンをクリックします。

また、MU183020A/21AとMU181000A/Bシンセサイザが同じ本体に実装されている場合は、周波数の変更は必要ありません。



図5.8-5 クロック周波数変更指示

図5.8-6 の画面が表示されたら [Finish] ボタンをクリックして Calibration は終了です。




図5.8-6 Multi Channel Calibration 画面 4

図5.8-1 のメッセージダイアログで [No] ボタンをクリックした場合は、File メニュー（図 5.8-7）から [Multi Channel Calibration] を実行してください。また、[No] ボタンをクリックすると図5.8-8 のダイアログが表示され、チェックボックスをオンにすると、以降 Calibration を要求するメッセージダイアログは表示されなくなります。



図5.8-7 File メニュー



図5.8-8 Calibration の Cancel 確認ダイアログ

Calibration は一度完了すれば、本体に実装したモジュールの構成を変更しない限り必要ありません（注釈を参照）。Calibration を実施済みであるかどうかは Calibration 画面（図5.8-9）の表示で確認することができます。




図5.8-9 Calibration の実施確認

注:

本体に実装された本器すべてのチャネルで Calibration を実行すると、以降モジュール構成を変更しない限り、再 Calibration は必要ありません。ただし、Channel Synchronization, Combination, およびモジュール間同期機能の選択によっては複数回 Calibration をする必要があります。

### 5.8.1 Multi Channel Calibrationの手順

ここでは代表的なモジュール構成におけるMulti Channel Calibration の手順を説明します。詳しいクロック信号の接続については、「3.2 モジュール間の接続」を参照してください。また、以下は Calibration 未実施で初期化実行後の手順です。

- (1) MU183021A 2台 + シンセサイザ





図5.8.1-1 クロック接続例 1

1. ファンクションボタンの [Combination Setting] アイコンをクリックします。



2. Combination Setting にて, [Channel Synchronization], [CH Sync] を選択します。



3. 図 5.8-1の Multi Channel Calibration 要求メッセージが表示されます。以後は図 5.8-1 から図 5.8-6 の説明を参照し, Calibration を実施してください。

## (2) MU183021A + シンセサイザ + ジッタ変調源






図5.8.1-2 クロック接続例 2


1. スロット 4 のジッタ変調源の [Synthesizer] をクリックします。Clock Source リストの [Unit1:Slot6 MU181000B] を選択します。



2. スロット 1MU183021A の [Misc2] タブをクリックします。Clock Source リストの [Unit1:Slot4 MU181500B] を選択します。



3. Combination Setting の [Setting...] をクリックします。Combination Setting 画面にて [Combination], [4ch] を選択します。



4. 図 5.8-1の Multi Channel Calibration 要求メッセージが表示されます。以後は図 5.8-1 から図 5.8-6 の説明を参照し, Calibration を実施してください。

## (3) MU183020A (Opt-23) 2台 + ジッタ変調源 + 外部シンセサイザ





図5.8.1-3 クロック接続例 3


- スロット6のジッタ発生源 Clock Source 設定にて [External] を選択します。



- ファンクションボタンの [Combination Setting] アイコンをクリックします。



- Combination Setting 画面にて, [Channel Synchronization], [CH Sync] を選択します。



- 図 5.8-1 の Multi Channel Calibration 要求メッセージが表示されます。以後は図 5.8-1 から図 5.8-6 の説明を参照し, Calibration を実施してください。

## 5.9 Unit Sync 機能

Unit Sync 機能を使用すると、複数の MP1800A を同期してパターンを発生することができます。ここでは Unit Sync 機能の設定方法や Unit Sync 機能使用時の制約、動作について説明します。

### 5.9.1 Unit Sync の動作、制約

Unit Sync 機能は複数の MP1800A 間でタイミング信号を共有することで、本体間の同期をとることができます。

本体内のモジュールを同期する Channel Synchronization 機能と、本体間の同期をとる Unit Sync 機能を使用することで、最大 32ch のパターンを同期して発生することができます。




図5.9.1-1 Channel Synchronization パターン生成

Unit Sync 機能は、本体間で最大±128 bits の bit 位相誤差があるため、この bit 位相誤差を吸収するための調整が必要です。調整については「付録 E Unit Sync 機能の使用準備」を参照してください。

なお、この bit 位相誤差は動作クロックの変更が無い限り変化しません。動作クロックの入力が中断、または変更したときには調整が必要です。

また、Unit Sync 機能を使用する場合には以下の機能制約があります。

- Burst 機能が使用できません。
- 外部信号によるエラー付加ができません。
- MU183020A 1ch PPG（オプション x11/13）を実装している場合は Unit Sync 機能を使用できません。
- MU183020A 2ch PPG と MU183021A 4ch PPG が混在している場合は Unit Sync 機能を使用できません。
- MU181020A/B と MU183020A/21A が混在している場合は Unit Sync 機能を使用できません。

## 5.9.2 Unit Sync設定

Unit Sync 機能を使用する場合は、モジュールファンクションボタンの [Combination Setting] ボタンを押し、Combination Setting 画面で設定します。




図5.9.2-1 Combination Setting 画面

- [1] Unit Sync 機能の ON/OFF を設定します。

[Unit Sync] を [ON] に設定し, [OK] ボタンを押すと機能が有効になります。その後に、「5.9.1 Unit Sync の動作, 制約」での制約に従って設定が変更されたことを知らせるメッセージが表示されますので確認してください。  
(図 5.9.2-2)



図5.9.2-2 Unit Sync ON 時の設定変更メッセージ

Unit Sync を ON にした場合, Operation を Combination または Channel Synchronization に選択したときに設定できる Combination は表 5.9.2-1 のとおりです。

表5.9.2-1 Unit Sync 可能な Combination 設定

Operation	Combination
Channel Synchronization	4ch
	2ch
	CH Sync

### 5.9.3 Unit Sync機能の使用方法

Unit Sync 機能の使用方法について説明します。

Unit Sync 機能を使用する際の本体の接続、および調整手順については本書「付録 E Unit Sync 機能の使用準備」を参照してください。




図5.9.3-1 MX180000A 画面

#### [1] Unit Sync Output

ボタンを押すとタイミング信号が outputされ、本体間の同期をとります。  
ボタンは [Unit Sync] が [ON] のときのみ有効です。

注:

動作クロックの入力中断や変化があった場合は、ボタンを押して再度同期をとる必要があります。また、再同期後に本体間の bit 位相誤差の調整も必要です。

#### [2] Gating Output Delay

本体間の同期をとるためタイミング信号の Delay を設定することで、調整を行います。設定分解能は以下となります。

Independent/CH Sync 時:	128 bits Step
2ch Combination 時:	256 bits Step
4ch Combination 時:	512 bits Step

[3] AUX Input

[Unit Sync] が [ON] のときは、本体間同期のタイミング信号の入力専用となります。

[4] Delay

同一本体内に実装された Slot1～4 の MU183020A/21A の Delay をそれぞれ設定することで、チャネル間の出力パターンの bit Skew 調整を行います。

[5] Unit Offset

本体ごとに Delay のオフセット値を設定することで、本体間の出力パターンの bit Skew 調整を行います。

設定範囲は以下のように [4] Delay の設定値により制約を受けます。

Independent:

$$-1000 \sim +1000 \text{ mUI} = \text{Delay 設定値} + \text{Unit Offset 設定範囲}$$

Channel Synchronization / Combination:

$$-128000 \sim +128000 \text{ mUI} = \text{Delay 設定値} + \text{Unit Offset 設定範囲}$$

## 第6章 使用例

---

この章では、本器を使用した使用例について説明します。

6.1	Optical Transceiver Module の測定 .....	6-2
6.2	56 Gbit/s DQPSK 信号の発生 .....	6-4

## 6.1 Optical Transceiver Module の測定

MU183021A と MU183041A を使用して、CFP2 光トランシーバモジュールの電気インターフェース入力感度試験の方法について説明します。

本測定では、参考として MP1800A に MU183021A, MU183041A が実装されている構成での試験例を記載します。オプション構成は次のとおりです。

MP1800A-014

MU181000A

MU183021A-x12

MU183041A

### 測定系

1. MP1800A と被測定物を GND に接続します。
2. MU181000A の Clock Output と, MU183021A の Ext. Clock Input を同軸ケーブルで接続します。
3. MU183021A の Clock Output と, MU183041A の Ext. Clock Input を同軸ケーブルで接続します。




図6.1-1 CFP2モジュール評価接続図

4. MU183021A の Data Output1~4, Data Output1~4 と CFP2 モジュールの Data Input を同軸ケーブルで接続します (8 か所)。
5. MU183041A の Data Input1~4, Data Input1~4 と CFP2 モジュールの Data Output を同軸ケーブルで接続します (8 か所)。

#### 試験方法

1. MP1800A の電源コードを接続します。
2. MP1800A の電源を ON にします。
3. MU183021A のデータ出力インターフェースを被測定物の入力に合わせます。MU183021A の Output 画面から, Data/XData を選択し, Tracking を ON に設定します。これにより, Data/XData の振幅, オフセットの設定が共通になります。このときに Output はあらかじめ OFF にしておきます。
4. パターンを設定します。MU183021A, MP183041A の Pattern 画面から試験パターンを選択します。
5. MU183021A の Output 画面のビットレートで動作ビットレートを設定します。
6. MU183041A のデータ入力インターフェースを, 被測定物の出力に合わせます。MU183041A の Input 画面の Input Condition で終端条件を選択します。CFP2 モジュールは差動インターフェースで接続するため, Differential 100 Ohm を選択し, Tracking を選択します。
7. CFP2 モジュールの電源を ON にします。  
電源を ON にする際は, MP1800A, CFP2 モジュールの順に ON にしてください。

#### 注意

電源が ON の状態で信号線を挿抜すると, 被測定物が損傷するおそれがあります。ケーブル接続を変更する場合には, MP1800A の電源を OFF にしてから作業を行ってください。

8. MU183021A の Output 画面の Data/XData Output を ON に設定します。その後, モジュールファンクションボタンの [Output] ボタンを ON にします。
9. MU183041A のスレッショルドを設定します。  
モジュールファンクションボタンの [Auto Adjust] ボタンを押します。
10. MU183041A の Result 画面から測定を開始し, BER 測定の結果を確認します。
11. 正常に被測定物が動作していることを確認後, MU183021A からの出力レベルを絞ることで, CFP2 モジュールのデータ入力 (TD+, TD-) 感度を測定できます。

## 6.2 56 Gbit/s DQPSK 信号の発生

MU183020A-x23 と DQPSK 変調器を使用した、56G 帯 DQPSK 信号の発生方法について説明します。

本測定では、参考として MP1800A に MU183020A が実装されている構成での試験例を記載します。オプション構成は次のとおりです。

MP1800A-014

MU181000A

MU183020A-x23

### 測定系

1. MP1800A と被測定物を GND に接続します。
2. MU181000A の Clock Output と、MU183020A の Ext. Clock Input を同軸ケーブルで接続します。
3. MU183020A の Data Output1~2,  $\overline{\text{Data}}$  Output1~2 と DQPSK 変調器を同軸ケーブルで接続します（4か所）。




図6.2-1 56Gbit/s DQPSK 信号発生の接続図

### 試験方法

1. MP1800A の電源コードを接続します。
2. MP1800A の電源を ON にします。
3. MU183020A のデータ出力インターフェースを被測定物の入力に合わせます。MU183020A の Output 画面から, Data/XData を選択し, Tracking を ON に設定します。これにより, Data/XData の振幅, オフセットの設定が共通になります。このときに Output はあらかじめ OFF にしておきます。
4. MU183020A の Output 画面のビットレートで動作ビットレートを 28 Gbit/s に設定します。
5. MU183020A の Pattern 画面から試験パターンを選択します。
6. MU183020A の Misc2 画面から, コンビネーションを 2ch Combination に設定します。
7. MU183020A の Pre-Code タブのボタンを On, Type を DQPSK に設定します。
8. MU183020A の Output 画面の Data/XData Output を ON に設定します。その後, モジュールファンクションボタンの [Output] ボタンを ON にします。

DQPSK 変調器に MU183020A の信号が加えられ, 56 Gbit/s に変調された光信号が出力されます。



## 第7章 リモートコマンド

---

SCPI のフォーマット、ステータスの説明については、『MX180000A シグナルクオリティアナライザ 制御ソフトウェア リモートコントロール 取扱説明書』を参照してください。

本器のリモートコマンドについては、『MX180000A シグナルクオリティアナライザ 制御ソフトウェア リモートコントロール取扱説明書』の「7.11 28G/32G bit/s PPG コマンド」を参照してください。



## 第8章 性能試験

---

この章では、本器の性能試験について説明します。

8.1 性能試験.....	8-2
8.2 性能試験用機器.....	8-2
8.3 性能試験項目 .....	8-3
8.3.1 動作周波数範囲 .....	8-3
8.3.2 波形評価試験 .....	8-5

## 8.1 性能試験

本器の主要性能が規格を満足していることを確認するため、性能試験を行います。性能試験は、本器の受入検査時、修理後の動作確認時および定期試験時（6か月ごと）に行ってください。

## 8.2 性能試験用機器

性能試験を始める前に、本器と各測定器のウォーミングアップを30分以上行ってください。性能試験に必要な機器を次の表に示します。

表8.2-1 性能試験に必要な機器

機器名	要求される性能
誤り検出器 (MP1800A+MU183040A-x01)	動作周波数: 2.4～32.1 GHz データ入力感度: 300 mVp·p 以上
サンプリングオシロスコープ	Electrical interface : 帯域 70 GHz 以上
信号発生器 (MP1800A+MU181000A/B, または MG3690 シリーズ)	Ext Clock を使用する場合 動作周波数: 1.2～16.05 GHz 出力レベル: 300～1000 mVp·p 波形: 矩形波または正弦波
J1439 同軸ケーブル (80cm K コネクタ)	帯域 40 GHz
J0541E 同軸減衰器	減衰量: 6 dB

注:

被測定装置と測定機器類は、特に指示する場合を除き少なくとも30分間は予熱を行い、十分に安定してから性能試験を行ってください。

最高の測定確度を發揮するには、上記のほかに室温下での実施、AC電源電圧の変動が少ないと、騒音・振動・ほこり・湿度などについても問題がないことが必要です。

## 8.3 性能試験項目

以下の試験項目について説明します。

- (1) 動作ピットレート範囲
- (2) 波形

### 8.3.1 動作周波数範囲

- (1) 規格

表8.3.1-1 規格

オプション	規格
MU183020A	2.4～28.1 Gbit/s
MU183020A-x01	2.4～32.1 Gbit/s
MU183021A	2.4～28.1 Gbit/s
MU183021A-x01	2.4～32.1 Gbit/s

- (2) 接続




図8.3.1-1 動作周波数範囲試験の接続図

MU181000Aを使用する場合は、MU181000AのClock Outputに6 dB 同軸減衰器を接続してください。

(3) 手順

1. MP1800A に本器を実装し、ケーブルを接続しない状態で電源を ON にします。
2. 本器の Data 信号出力振幅を 500 mVp-p, オフセット (Vth) を 0 V, 試験パターンを PRBS 31, マーク率を 1/2 に設定します。
3. 設定完了後、MP1800A の電源を OFF にします。
4. 図8.3.1-1 に従って、測定器のケーブルを接続します。
5. MP1800A と測定器の電源を ON にして、ウォーミングアップします。
6. ウォーミングアップ後、MP1800A 信号出力を ON にして、本器の信号を出力させます。
7. MU183040A の位相、スレッショルド値を最適値に調整します。
8. MU183040A でエラーが検出されないことを確認します。
9. 動作周波数を可変させ、動作周波数規格範囲内でエラーが生じていないことを確認します。

### 8.3.2 波形評価試験

#### (1) 規格

表8.3.2-1 MU183020A 規格

項目	規格	
	オプション x12/x22	オプション x13/x23
振幅	0.5~2.0 Vp-p	0.5~3.5 Vp-p
オフセット (Voh)	-2.0~+3.3 V	
クロスポイント	振幅 0.5~0.998 Vp-p: 30~70% 振幅 1.0~2.0 Vp-p: 20~80%	振幅 0.5~0.998 Vp-p: 30~70% 振幅 1.0~3.5 Vp-p: 20~80%
Tr/Tf	12 ps (20~80%) <sup>*1,*2,*3</sup>	
Jitter	8 ps p-p <sup>*1,*3,*4</sup>	

\*1: オプション x01 無しの場合, 28.1 GHz にて  
オプション x01 有りの場合, 32.1 GHz にて

\*2: オプション x12/x22 の場合, 振幅 2.0 Vp-p  
オプション x13/x23 の場合, 振幅 3.5 Vp-p

\*3: 代表値

\*4: ジッタ規格値は, 残留ジッタ <200 fs (RMS) のオシロスコープを使用したときの値です。

表8.3.2-2 MU183021A 規格

項目	規格	
	オプション x12	オプション x13
振幅	0.5~2.0 Vp-p	0.5~3.5 Vp-p
オフセット (Voh)	-2.0~+3.3 V	
クロスポイント	振幅 0.5~0.998 Vp-p: 30~70% 振幅 1.0~2.0 Vp-p: 20~80%	振幅 0.5~0.998 Vp-p: 30~70% 振幅 1.0~3.5 Vp-p: 20~80%
Tr/Tf	12 ps (20~80%) <sup>*1,*2,*3</sup>	
Jitter	8 ps p-p <sup>*1,*3,*4</sup>	

\*1: オプション x01 無しの場合, 28.1 GHz にて  
オプション x01 有りの場合, 32.1 GHz にて

\*2: オプション x12 の場合, 振幅 2.0 Vp-p  
オプション x13 の場合, 振幅 3.5 Vp-p

\*3: 代表値

\*4: ジッタ規格値は, 残留ジッタ <200 fs (RMS) のオシロスコープを使用したときの値です。

## (2) 接続




図8.3.2-1 波形試験の接続図

MU181000A を使用する場合は、MU181000A の Clock Output に 6 dB 同軸減衰器を接続してください。

## (3) 手順

1. MP1800A に本器を実装し、ケーブルを接続しない状態で電源を ON にします。
2. 本器 Output 画面から試験する Data 出力の振幅、オフセット、クロスボイントを設定します。
3. 本器 Pattern 画面で試験パターンを設定します。  
規格パラメータは、アイパターンによる観測評価となりますので、試験パターンには PRBS31、マーク率 1/2 を選択します。
4. オシロスコープに入力するトリガ信号を設定します。本器 Misc1 画面 AUX Output から 1/N Clock を選択し、使用するサンプリングオシロスコープにあわせて分周比を設定します。

5. 設定完了後, MP1800A の電源を OFF にします。
6. 図8.3.2-1 に従って, 測定器のケーブルを接続します。
7. MP1800A と測定器の電源を ON にして, ウォーミングアップします。
8. ウォーミングアップ後, MP1800A の信号出力を ON にして, 信号を出力させます。
9. サンプリングオシロスコープで出力波形を観測し, すべての規格項目について規格を満たしていることを確認します。
10. MU183020A の XData Output とサンプリングオシロスコープの Input を同軸ケーブルで接続します。手順 9 の測定を繰り返します。
11. 出力チャネルが複数ある場合は, すべての Data Output,XData Output について手順 9 の測定を繰り返します。



## 第9章 保守

---

この章では、本器の保守について説明します。

9.1	日常の手入れ .....	9-2
9.2	保管上の注意 .....	9-2
9.3	輸送方法.....	9-3
9.4	校正 .....	9-3
9.5	廃棄 .....	9-3

## 9.1 日常の手入れ

外観のよごれは、薄めた中性洗剤を含ませた布で拭き取ってください。

ほこりやちりが付着した場合は、掃除機で吸い取ってください。

ネジなどの取り付け部品のゆるみは、規定の工具で締めてください。

## 9.2 保管上の注意

本器に付着したほこり、手あか、その他によごれ、しみなどを拭き取って保管してください。

また、以下の場所での保管は避けてください。

- ・ 直射日光が当たる場所
- ・ 粉じんが多い場所
- ・ 屋外
- ・ 結露する場所
- ・ 水、油、有機溶剤もしくは薬液などの液中、またはこれらの液体が付着する場所
- ・ 潮風、腐食性ガス（亜硫酸ガス、硫化水素、塩素、アンモニア、二酸化窒素、塩化水素など）がある場所
- ・ 落下、または転倒のおそれがある場所
- ・ 潤滑油からのオイルミストが発生する場所
- ・ 高度 2000 m を超える場所
- ・ 車両、船舶または航空機内など振動または衝撃が多く発生する環境
- ・ 次の温度と湿度の場所  
　　温度 -20°C 以下、または 60°C 以上  
　　湿度 85%以上

### 推奨保管条件

長期保管するときは、上記の保管前の注意条件を満たすほかに、以下の環境条件の範囲内で保管することをお勧めします。

- ・ 温度: 5~30°C の範囲
- ・ 湿度: 40~75% の範囲
- ・ 1日の温度、湿度の変化が少ないところ

## 9.3 輸送方法

本器を輸送する場合、開梱時の梱包材料を保管している場合はその材料を使用して梱包してください。保管していない場合は以下の手順で梱包してください。  
なお、本器を取り扱う際は必ず清潔な手袋を着用し、傷などを付けないように静かに行ってください。

### <手順>

1. 乾いた布で本器外面のよごれやちり、ほこりを清掃してください。
2. ネジのゆるみや脱落がないかを点検してください。
3. 構造上の突起部や変形しやすいと考えられる部分には保護を行い、本器をポリエチレンシートで包み、さらに防湿紙などで包装してください。
4. 包装した本器を段ボール箱に入れ、合わせ目を粘着テープでやめてください。さらに輸送距離や輸送手段などの必要に応じて木箱などに収納してください。
5. 輸送時は「9.2 保管上の注意」の注意条件を満たす環境下においてください。

## 9.4 校正

長期間安定した性能でシグナルクオリティアナライザシリーズを使用する場合には、定期点検および校正などの日常のメンテナンスが欠かせません。常に最適の状態で使用していただくため、定期的な点検および校正を推奨します。  
納入後の推奨校正周期は 12 か月です。

納入後のサポートなどについては、本書（紙版説明書では巻末、電子版説明書では別ファイル）に記載の「本製品についてのお問い合わせ窓口」へご連絡ください。

次の事項に該当する場合は、校正および修理を辞退させていただくことがあります。

- ・ 製造後、7 年以上を経過した測定器で部品入手が困難な場合、または摩耗が著しく、校正および修理後の信頼性が維持できないと判断される場合。
- ・ 当社の承認なしに回路変更、修理または改造などが行われている場合。
- ・ 修理価格が新品価格に対し高額になると判断される場合。

## 9.5 廃棄

廃棄する場合は、シグナルクオリティアナライザシリーズ インストレーションガイドに記載の事項、各国の条例、および各地方の条例に従って処理するように注意してください。



## 第10章 ブラブルショーティング

---

この章では、本器の動作時に異常が発生した場合、故障かどうかを判断するためのチェック方法について説明します。

10.1 モジュール交換時の問題.....	10-2
10.2 出力波形観測時の問題.....	10-2
10.3 エラーレート測定時の問題.....	10-3

## 10.1 モジュール交換時の問題

表10.1-1 MU183020A/MU183021A 交換時の問題対処方法一覧

現象	チェックする個所	対処方法
モジュールを認識しない。	モジュールは、確実に実装されていますか。	インストレーションガイドの「2.3 モジュールの装着と取り外し」に従って、再度装着してください。
	適切なモジュールが実装されていますか。	インターネットのアンリツホームページ ( <a href="http://www.anritsu.com">http://www.anritsu.com</a> ) の MP1800 Series Signal Quality Analyzers から該当地域にアクセスし、サポート対象モジュールと本器のソフトウェアバージョンを確認してください。 対象モジュールが実装されているのにモジュールが認識されない場合、故障の可能性がありますので、本書(紙版説明書では巻末、CD版説明書では別ファイル)に記載の「本製品についてのお問い合わせ窓口」へご連絡ください。

## 10.2 出力波形観測時の問題

表10.2-1 出力波形観測時の問題対処方法一覧

現象	チェックする個所	対処方法
出力波形が正しく観測できない。	Output タブの Data/Xdata または Clock が ON になっていますか。	出力したい Output タブの Data/XData, Clock を ON に設定し、モジュールファンクションボタンの [Output ON/OFF] ボタンが有効な場合、ボタンを押して ON してください。
	モジュールファンクションボタンの [Output ON/OFF] ボタンが ON になっていますか。	モジュールファンクションボタンの [Output ON/OFF] ボタンを押し、ON に設定してください。
	動作 Clock は正しく供給されていますか。	内蔵クロックを使用している場合は、設定ビットレートを確認してください。 外部から供給している場合、接続インターフェースを確認してください。インターフェースについては「3.1 パネルの説明」を参照してください。
	トリガクロックは正しく設定されていますか。	トリガ用クロックは、Aux Output から出力される信号を使用してください。 Aux Output コネクタの設定と測定するサンプリングオシロスコープとのインターフェースが正しいことを確認してください。
	電気インターフェースケーブルがゆるんでいませんか。	コネクタ部分を締め直してください。
	ケーブルやコネクタは高周波特性の良い物を使用していますか。	高周波特性の良いケーブルやコネクタを使用してください。

## 10.3 エラーレート測定時の問題

表10.3-1 エラーレート測定時の問題対処法一覧

現象	チェックする個所	対処方法
エラーが入る。	被測定物との接続インターフェースは正しいですか。	データレート、レベル、オフセット、終端条件が一致しているか確認してください。
	本器と誤り検出器(ED)の論理パターンは正しく設定されていますか。	本器の発生するパターンは被測定物が受信可能なパターンに設定されているか、被測定物が発生するパターンとEDの検出パターンの設定は一致しているか確認してください。 被測定物が本器のパターンを変更せずに出力するような場合、本器とEDを直接接続してエラーが検出されるか確認してください。
	エラー付加機能はOFFに設定されていますか。	Error Addition画面でError Addition SwitchがOFFになっていることを確認してください。
	電気インターフェースケーブルがゆるんでいませんか。	コネクタ部分を締め直してください。
	ケーブルやコネクタは高周波特性の良い物を使用していますか。	高周波特性の良いケーブルやコネクタを使用してください。
	位相マージンとバイアスマージンは十分確保されていますか。	本器と被測定物間、被測定物とED間の位相とオフセットがそれぞれ最適になるように調整します。

上記の項目で解決できない場合は、初期化を行い、上記項目を再確認してください。それでも問題が解決できない場合は、本書（紙版説明書では巻末、電子版説明書では別ファイル）に記載の「本製品についてのお問い合わせ窓口」へご連絡ください。



# 付録A 擬似ランダムパターン

## A.1 擬似ランダムパターン

擬似ランダムパターン発生原理を表A.1-1に示します。擬似ランダムパターンは表A.1-1に示すN次の生成多項式で表され、その1周期は $2^n-1$ となります。 $2^n-1$ の周期をもつPRBSパターンは1周期中にNビット連続“1”的パターンが1回だけ出現します。

PRBSのパターンの出力レベルは、LogicをPOS(正論理)に設定した場合、“1”がLow level, “0”がHigh levelに対応します。

PRBSパターンのマーク率は表A.1-1に示すブロックで発生します。

表A.1-1 擬似ランダムパターン発生原理

周期	生成多項式	パターン生成ブロック図
$2^7-1$	$1+X^6+X^7$	
$2^9-1$	$1+X^5+X^9$	
$2^{10}-1$	$1+X^7+X^{10}$	
$2^{11}-1$	$1+X^9+X^{11}$	
$2^{15}-1$	$1+X^{14}+X^{15}$	
$2^{20}-1$	$1+X^3+X^{20}$	
$2^{23}-1$	$1+X^{18}+X^{23}$	
$2^{31}-1$	$1+X^{28}+X^{31}$	

: シフトレジスタ( $N=1,2,3,\dots$ )  
 : 排他的論理和

付録 A 擬似ランダムパターン

---

## 付録 B 初期設定項目一覧

### B.1 初期設定項目一覧

ここでは、本器に関する出荷時の設定項目初期値を示します。

なお、メニューバー [File] → [Initialize] を選択すると全設定項目を初期設定値にすることができます。

表B.1-1 初期設定一覧表

設定機能	大項目	中項目	小項目	初期設定値
Output	Data・XData Output ON・OFF			ON
	Clock Output ON・OFF			ON
	Amplitude・Offset			Voh
	Data・Xdata の選択	Tracking		OFF
		Level Guard		OFF
		Level Guard Setup	Amplitude 上限	1.000 Vp-p
			Offset limit	-4.000～3.300 V
	Defined Interface			Variable
		Amplitude		1.000 Vp-p
		Offset の切り替え		AC OFF
		Offset		0.000 V
		External ATT Factor		0 dB
	Cross Point			50%
	Half Period Jitter			0
	Delay			0 mUI
		Calibration		—
	Jitter Input			OFF

表B.1-1 初期設定一覧表 (続き)

設定機能	大項目	中項目	小項目	初期設定値
Pattern	PRBS	PRBS 段数		15 段
		Logic		POS
		マーク率		1/2
	Zero-substitution	PRBS 段数		15 段
		Zero-Substitution Length		1 bit
		Addition Bit		1
	Data	Data Pattern		2 bit 2ch Combination 時: 4 bits 4ch Combination 時: 8 bits
		Logic		POS
	Mixed Data	Block 数の表示		1
		Row Length の表示		1536 bits 2ch Combination 時: 3072 bits 4ch Combination 時: 6144 bits
		Data Length の表示		1024 bits 2ch Combination 時: 2048 bits 4ch Combination 時: 4096 bits
		Row 数の表示		1
		PRBS	Pattern	PRBS15
			マーク率	1/2
		Scramble		OFF
		Scramble Setup		All OFF
		PRBS Sequence		Consecutive

表B.1-1 初期設定一覧表 (続き)

設定機能	大項目	中項目	小項目	初期設定値
Pattern (続き)	Pattern Editor	Zoom		× 1
		Block 数の表示		1
		Row Length の表示		1536 bits 2ch Combination 時: 3072 bits 4ch Combination 時: 6144 bits
		Data Length の表示	Data	2 bits 2ch Combination 時: 4 bits 4ch Combination 時: 8 bits
			Mixed	1024 bits 2ch Combination 時: 2048 bits 4ch Combination 時: 4096 bits (Mixed-Data 時)
		Row 数の表示		1
Error Addition	Error Addition			
		Source		
		Variation		
		Route		
		Error Rate		
		Test Pattern が Mixed の場合 Row 1		Data: チェックなし PRBS: チェックなし
Pre-Code*	Pre-Code			
		ON・OFF の選択		OFF
		Type		DQPSK
		Initial Data		1

\* : MU183020A-x22, MU183020A-x23, MU183021A で設定できます。

表B.1-1 初期設定一覧表 (続き)

設定機能	大項目	中項目	小項目	初期設定値
Misc1	Pattern Sequence の設定			Repeat
	Repeat 時	Pulse Width	64 bits	
		Delay	0	
		Source	Internal	
		Data Sequence	Restart	
		Enable Period	128 000 bits 2ch Combination 時: 初期値 × 2 4ch Combination 時: 初期値 × 4	
	Burst 時	Burst Cycle	12 800 000 bits 2ch Combination 時: 初期値 × 2 4ch Combination 時: 初期値 × 4	
		Delay	0 bits	
		Pulse Width	128 000 bits 2ch Combination 時: 初期値 × 2 4ch Combination 時: 初期値 × 4	
	Aux Input		Error Injection	
	Aux Output の設定			1/N Clock
	1/N Clock 時	(分周比)	1/64 clock	
	Pattern Sync 時	PRBS, Zero-Substitution, Data の場合 Position	1 bits	
		Mixed Data の 場合 Block No. Row No.	1 1	
	Burst Output 2 時	Delay の設定	0	
		Pulse Width の 設定	128 000 bits 2ch Combination 時: 初期値 × 2 4ch Combination 時: 初期値 × 4	

表B.1-1 初期設定一覧表（続き）

設定機能	大項目	中項目	小項目	初期設定値
Misc2	Clock Setting の設定	Clock Source	External	
		Bit Rate	12.500 000 Gbit/s	
		Offset	0 ppm	
		Output Clock Rate	Half rate	
		Reference Clock	Internal	
		Operation Bit Rate	2.4～32.1	
	Combination Setting の設定	Operation	Independent	
		Combination*	2ch	
		Channel Synchronization*	Data1,Data2 が SYNC	
	グルーピング設定	グルーピング項目の選択	Data1-2 (MU183020A) Data1-4 (MU183021A)	
		Output	OFF	
		Pattern	OFF	

## 注:

Combination または Channel Synchronization 機能を選択した状態で Initialize 機能を実行した場合、初期状態である Independent になります。

## 付録 B 初期設定項目一覧

---

## 付録 C 設定制約事項

---

C.1	モジュールの使用制限 .....	C-2
C.2	設定制約事項 .....	C-3
C.2.1	オフセット, 振幅の設定範囲 .....	C-3
C.2.2	オプションx12/x22 データ出力 (0.5~2.0 Vp-p) C-4	C-4
C.2.3	オプションx13/x23 データ出力 (0.5~3.5 Vp-p) C-6	C-6
C.3	Combination機能構成 .....	C-9
C.4	Channel Synchronization機能構成 .....	C-10
C.5	Combination共通設定一覧 .....	C-11

## C.1 モジュールの使用制限

本器, MU183040A, または MU183041A が装着されている場合, 同時に次のモジュールを使用できません。

- ・ MU181020A 12.5 Gbit/s パルスパターン発生器
- ・ MU181020B 14 Gbit/s パルスパターン発生器
- ・ MU181040A 12.5 Gbit/s 誤り検出器
- ・ MU181040B 14 Gbit/s 誤り検出器

注:


MX180000A インストーラ バージョン 7.04.00 以降, 32Gbit/s パルスパターン発生器または誤り検出器と, 12.5/14 Gbits/s パルスパターン発生器または誤り検出器の一部の組み合わせで同時使用が可能になりました。詳細はリリースノートを参照してください。

## C.2 設定制約事項

ここでは、オプションや設定パラメータにより設定に制約が生じる事項や、Combination 機能、Channel Synchronization 機能を使用するための条件について説明します。

### C.2.1 オフセット、振幅の設定範囲

#### ■ オフセット基準値と振幅の関係




図C.2.1-1 オフセット基準値と振幅の関係

### C.2.2 オプションx12/x22 データ出力 (0.5~2.0 Vp-p)



振幅: 0.5~2.0 Vp-p

オフセット: -2.0~+3.3 V (Voh)

(a) Voh 時



図C.2.2-1 MU183020A-x12/x22, MU183021A-x12  
オフセット基準に対する振幅, オフセット設定範囲 (Voh)


(b)  $V_{th}$  時図C.2.2-2 MU183020A-x12/x22, MU183021A-x12  
オフセット基準に対する振幅, オフセット設定範囲 ( $V_{th}$ )(c)  $V_{ol}$  時図C.2.2-3 MU183020A-x13/x23, MU183021A-x13  
オフセット基準に対する振幅, オフセット設定範囲 ( $V_{ol}$ )

### C.2.3 オプションx13/x23 データ出力 (0.5~3.5 Vp-p)


振幅: 0.5~3.5 Vp-p

オフセット: -2.0~+3.3 V (Voh)

(a) Voh 時




図C.2.3-1 MU183020A-x13/x23, MU183021A-x13  
オフセット基準に対する振幅, オフセット設定範囲 (Voh)

(b)  $V_{th}$  時

図C.2.3-2 MU183020A-x13/x23, MU183021A-x13  
オフセット基準に対する振幅, オフセット設定範囲 ( $V_{th}$ )

(c) Vol 時



図C.2.3-3 MU183020A-x13/x23, MU183021A-x13  
オフセット基準に対する振幅, オフセット設定範囲 (Vol)

## C.3 Combination機能構成

本器の複数データインターフェース (CH) を使用して、Combination 機能を実行するための条件について説明します。

Combination 機能を実行するには、以下の条件をすべて満たしていることが必要です。

### Combination 機能有効条件

- MU183020A-x22/x23, または MU183021A

また、Combination 機能時は、以下の制約が発生します。

### Combination 機能時の制約

- 異なるモジュール間で Combination 機能を設定できません。

## C.4 Channel Synchronization機能構成

本器の複数データインターフェース (CH) を使用して、Channel Synchronization 機能を実行するための条件について説明します。

Channel Synchronization 機能を実行するためには以下の条件をすべて満たしていることが必要です。

### Channel Synchronization 機能有効条件

- モジュール内の Channel Synchronization は次のモジュールで設定できます。

MU183020A-x22/x23

MU183021A

- モジュール内の 2 Channel Synchronization は MU183021A で設定できます。

## C.5 Combination共通設定一覧

本器を Combination として使用する場合、Combination された全モジュール共通の設定となる項目があります。

ここでは、Combination 時に設定を共通または独立で行う項目を示します。

表C.5-1 Combination 共通設定有無一覧表

設定機能	大項目	中項目	小項目	共通設定の有無
Output	Data・XData Output ON・OFF の選択			独立
	Clock Output ON・OFF の選択			独立
	Amplitude・Offset の選択			独立
	Data・Xdata の選択	Tracking の設定		独立
		Level Guard の設定		独立
		Level Guard Setup の設定	Amplitude 上限の設定	独立
			Offset limit の設定	独立
	Defined Interface の 設定		Amplitude の設定	独立
			Offset の切り替え設定	独立
			Offset 設定	独立
			External ATT Factor の設定	独立
	Cross Point の設定			独立
	Delay の設定		Calibration の設定	独立
			Jitter Input の設定	共通

表C.5-1 Combination 共通設定有無一覧表 (続き)

設定機能	大項目	中項目	小項目	共通設定の有無
Pattern				共通
PRBS の設定		PRBS 段数の選択		共通
		Logic の設定		共通 (パターン共通)
		マーク率の選択		共通 (パターン共通)
Zero-substitution の設定		PRBS 段数の選択		共通
		Zero-Substitution Length の設定		共通
		Addition Bit の設定		共通
Data の設定	Data Pattern の設定			共通
Mixed Data の設定	Logic の設定	PRBS	Pattern の設定	共通 (パターン共通)
			マーク率の選択	共通 (パターン共通)
		Scramble の設定		共通
	Scramble Setup の設定	Scramble Setup の設定		共通
		PRBS Sequence の設定		共通
	Pattern Editor の設定	Zoom の設定		独立
		Block 数の表示		共通
		Row Length の表示		共通
		Data Length の表示	Data の設定	共通
			Mixed Data の設定	共通
		Row 数の表示		共通

表C.5-1 Combination 共通設定有無一覧表 (続き)

設定機能	大項目	中項目	小項目	共通設定の有無
Error Addition	Error Addition の設定	Source の選択		共通
		Variation の選択		共通
		Route の設定		独立
		Error Rate の設定		共通
		Test Pattern が Mixed Data の場合 Row 1		共通
Misc1	Pattern Sequence の設定			共通
		Repeat 時	Pulse Width の設定	共通
			Delay の設定	共通
		Burst 時	Source の選択	共通
			Data Sequence の選択	共通
			Enable Period の設定	共通
			Burst Cycle の設定	共通
			Delay の設定	共通
			Pulse Width の設定	共通
		Aux Input の設定		共通
		Aux Output の設定		共通
		1/N Clock 時		共通
		Pattern Sync 時	PRBS, Zero-Substitution, Data の場合 Position	共通
			Mixed Data の場合 Block No. Row No.	共通
		Burst Output 2 時	Delay の設定	共通
			Pulse Width の設定	共通
Misc2	クロックの設定	Clock Source		共通
		Bit Rate		共通
		Clock Source Output		共通
		Reference Clock		共通
	連係動作の設定 (Combination Setting)	操作方法		共通
		コンビネーションのチャネル		共通
	グルーピング設定	グルーピング項目の選択		共通



## 付録 D 性能試験結果記入表

文書番号: \_\_\_\_\_

テスト場所: \_\_\_\_\_

実施年月日: \_\_\_\_\_

担当者: \_\_\_\_\_

機器名: \_\_\_\_\_

製造番号: \_\_\_\_\_

ソフトウェアバージョン: \_\_\_\_\_  
\_\_\_\_\_

オプション: \_\_\_\_\_

電源電圧: \_\_\_\_\_ V

電源周波数 \_\_\_\_\_ Hz

周囲温度 \_\_\_\_\_ °C

相対湿度 \_\_\_\_\_ %

使用機器: 形名 製造番号  
\_\_\_\_\_

形名 製造番号  
\_\_\_\_\_

形名 製造番号  
\_\_\_\_\_

形名 製造番号  
\_\_\_\_\_

特記事項  
\_\_\_\_\_  
\_\_\_\_\_

## D.1 動作ビットレート範囲

表D.1-1 MU183020A 動作ビットレート範囲

オプション構成	信号源	動作ビットレート範囲規格	ビットエラーレート測定結果	合否
MU183020A	Internal	2.4～28.1 Gbit/s		合・否
	External	2.4～28.1 Gbit/s		合・否
MU183020A-x01	Internal	2.4～32.1 Gbit/s		合・否
	External	2.4～32.1 Gbit/s		合・否

表D.1-2 MU183021A 動作ビットレート範囲

オプション構成	信号源	動作ビットレート範囲規格	ビットエラーレート測定結果	合否
MU183021A	Internal	2.4～28.1 Gbit/s		合・否
	External	2.4～28.1 Gbit/s		合・否
MU183021A-x01	Internal	2.4～32.1 Gbit/s		合・否
	External	2.4～32.1 Gbit/s		合・否

## D.2 波形

表D.2-1 Data Output

オプション構成	規格項目	規格	チャネル別の結果			
			1	2	3	4
MU183020A -x12/x22, MU183021A -x12	Amplitude 設定誤差	0.5～2.0 Vp-p, 2 mV Step $\pm 50 \text{ mV} \pm 17\%$				
	Offset 設定誤差	-2.0～+3.3 Voh, 1 mV Step 最小値:-4.0 Vol $\pm 65 \text{ mV} \pm 10\% \text{ of offset (Vth)}$ $\pm (\text{Amplitude 設定誤差}/2)$				
	Tr/Tf	Typ. 25 ps <sup>*1,*2,*3</sup>				
	Cross Point Adjust	20.0～80.0% <sup>*3</sup> 30.0～70.0% <sup>*4</sup>				
	Jitter	Typ. 8 ps p-p				
MU183020A -x13/x23, MU183021A -x13	Amplitude 設定誤差	0.5～3.5 Vp-p, 2 mV Step $\pm 50 \text{ mV} \pm 17\%$				
	Offset 設定誤差	-2.0～+3.3 Voh, 1 mV Step 最小値:-4.0 Vol $\pm 65 \text{ mV} \pm 10\% \text{ of offset (Vth)}$ $\pm (\text{Amplitude 設定誤差}/2)$				
	Tr/Tf	Typ. 25 ps <sup>*1,*2,*5</sup>				
	Cross Point Adjust	20.0～80.0% <sup>*5</sup> 30.0～70.0% <sup>*4</sup>				
	Jitter	Typ. 8 ps p-p				

\*1: 20～80%

\*2: オプション x01 なし:28.1 Gbit/s

オプション x01 あり:32.1 Gbit/s

\*3: 振幅 2.0 Vp-p

\*4: 振幅 0.998 Vp-p

\*5: 振幅 3.5 Vp-p

## 付録 D 性能試験結果記入表

表D.2-2 Clock Output

オプション構成	規格項目	規格	結果
オプションx01なし	周波数	Full Rate: 2.4～28.1 GHz	
		Half Rate: 1.2～14.05 GHz	
	Output level	0.3～1.0 Vp-p	
MU183020A-x01, MU183021A-x01	周波数	Full Rate: 2.4～32.1 GHz	
		Half Rate: 1.2～16.05 GHz	
	Output level	0.3～1.0 Vp-p	

## 付録 E Unit Sync 機能の使用準備

---

E.1	Unit Sync機能の使用準備 .....	E-2
E.1.1	Unit Sync使用時のコネクタ接続.....	E-2
E.1.2	パターン同期調整手順 .....	E-4

## E.1 Unit Sync機能の使用準備

Unit Sync 機能を使用する際のコネクタ接続と、出力パターン同期の調整手順について説明します。ここでは MU183020A PPG を 4 枚実装した MP1800A を 4 台使用した例で説明します。

機器の構成：

MP1800A × 4 台（本体）

MU183020A × 16 枚（モジュール：1 台の MP1800A に 4 枚ずつ実装）

Channel Synchronization 設定

PRBS15 パターン


### E.1.1 Unit Sync 使用時のコネクタ接続

Unit Sync 機能を使用する際のコネクタ接続について説明します。


Unit Sync 機能を使用するには本器の「Gating Output」コネクタと「AUX Input」コネクタを接続する必要があります。下記に従って各モジュール間の「Gating Output」コネクタと「AUX Input」コネクタを接続してください。

各コネクタの名称、機能については「3.1 パネルの説明」を参照してください。

1. 4 台の MP1800A のうち基準とする MP1800A をマスタ、その他 3 台の MP1800A をスレイブと定義します。
2. マスタの Slot1 に実装された MU183020A の「Gating Output」コネクタは、自身の「AUX Input」コネクタと接続します。（図 E.1.1-1 を参照）
3. マスタの Slot2～4 に実装された MU183020A の「Gating Output」コネクタは、各スレイブの Slot1 に実装された MU183020A の「AUX Input」コネクタと接続します。（図 E.1.1-1, 図 E.1.1-2 を参照）



図E.1-1-1 MU183020A のコネクタ接続例



図E.1-1-2 MP1800A × 4 台の接続例

## E.1.2 パターン同期調整手順


Unit Sync 機能を使用するには、Multi Channel 機能の規定誤差 ( $\pm 250$  mUI 以内) と本体間を接続するケーブル長の誤差を吸収するための調整が必要です。本体間の接続後、Unit Sync 機能を ON にし、下記の手順に従って本体間のパターン同期の調整を行ってください。

MU183020A の各設定についての詳細は、「第 5 章 操作方法」を参照してください。

1. 各本体、各モジュールに使用するクロックを入力します。  
安定したクロックを確実に入力してください。本調整はクロック入力断やクロックを変更したときに必要です。
2. 各本体、または各モジュールにてパターンを設定します。  
本体間の同期は  $\pm 256$  bits の誤差を持つため、本調整を行う際はパターン長が 513 bits 以上のパターンを使用する必要があります。  
Unit Sync 設定が 2ch Combination または 4ch Combination 設定のときは、誤差が Combination 数の倍数となるため、パターン長を以下のように設定してください。  

$$\text{パターン長} \geq (512 \times N) + 1 \text{ bits}$$


$$(N = \text{Combination 数})$$
3. マスタ本体の [Unit Sync Output] ボタンを押します。  
パターンを変更したときは、必ず [Unit Sync Output] ボタンを押してパターン出力の同期をとる必要があります。
4. 各本体の Slot1～4 の出力をオシロスコープで観測しながら、各 Slot の [Output] タブー [Delay] を使用してビットずれが最少になるように調整します。この調整を 4 台すべての本体で行います。(図 E.1.2-1, 図 E.1.2-2 を参照)
5. マスタ本体の Slot2～4 の MU183020A の「Gating Output」から出力される信号の遅延時間を、各 Slot の [Misc1] タブー [Pattern Sequence] – [Delay] を使って設定し、[Unit Sync Output] ボタンを押します。このとき各本体の Slot1 のデータ出力をオシロスコープで観測しビットずれが最小になるように Delay の値を調整します。(図 E.1.2-3, 図 E.1.2-4 を参照)
6. 各本体の Slot1 のデータをオシロスコープで観測しながら、各本体 Slot1～4 いずれかの [Output] タブー [Unit Offset] を使って、4 つのデータ出力のビットずれが最少になるように調整します。(図 E.1.2-3, 図 E.1.2-5 を参照)




図E.1.2-1 モジュール間の出力パターン調整




図E.1.2-2 Delay 設定画面



図E.1.2-3 本体間の出力パターン調整



図E.1.2-4 Gating Output Delay 設定画面



図E.1.2-5 Unit Offset 設定画面



## 付録 F ジッタ測定用ケーブル接続例

---

ここでは、MU183020A, MU183040A/B, MU181500B, およびMP1825Bと応用部品の同軸ケーブルセットを使用した推奨接続例を示します。MU181500Bを使用してジッタを加えた測定をする場合は、以下の接続でのみ機器の性能を保証します。

F.1	Jitter-PPG接続 .....	F-2
F.2	Jitter-PPG-ED接続.....	F-3
F.3	Jitter-PPG-Emphasis接続 .....	F-4
F.4	Jitter-PPG-Emphasis-ED接続.....	F-6
F.5	Jitter-2ch PPG-Emphasis2台接続.....	F-8
F.6	Jitter-2ch PPG-Emphasis2台-ED接続 .....	F-11

## F.1 Jitter-PPG接続

[機器構成]


MU183020A

MU181500B

DUT

[接続方法, ケーブル長の規定]

1. シンセサイザと MU181500B の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
2. MU181500B Jittered Clock Output コネクタと MU183020A の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
- 3, 4. MU183020A の Data Output, XData Output コネクタと DUT を, 応用部品の J1551A 同軸スキューマッチケーブル (2本1組の0.8 mケーブル) で接続します。



図F.1-1 Jitter-PPG 接続例

## F.2 Jitter-PPG-ED 接続

### [機器構成]

MU183020A


MU183040B

MU181500B

DUT

### [接続方法, ケーブル長の規定]

1. シンセサイザと MU181500B の Ext. Clock Input コネクタを接続します。ケーブルの長さに規定はありません。
2. MU181500B Jittered Clock Output コネクタと MU183020A の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
- 3, 4. MU183020A の Data Output, XData Output コネクタと DUT を, 応用部品の J1551A 同軸スキューマッチケーブル (2本1組の 0.8 m ケーブル) で接続します。
- 5, 6. DUT と MU183040B の Data Input, XData Input コネクタを, 応用部品の J1551A 同軸スキューマッチケーブル (2本1組の 0.8 m ケーブル) で接続します。
7. ED へのクロック供給は, MU183040B の Clock Recovery オプション Opt-22/23 の使用を推奨します。この場合ケーブル [7] の接続は不要です。ただし, Clock Recovery オプションがない場合は, MU183020A の Clock Output コネクタと MU183040B の Ext. Clock Input コネクタを, MU183020A Data Output と MU183040B Data Input 間を繋ぐケーブル長と DUT の遅延量  $\alpha$  に相当する長さのケーブルを使って接続します。本例では 1.6 m +  $\alpha$  のケーブルで接続します。



図F.2-1 Jitter-PPG-ED 接続例

### F.3 Jitter-PPG-Emphasis接続

## [機器構成]

MU183020A

MU181500B


MP1825B

DUT


J1615A 同軸ケーブルセット (Jitter-PPG-Emphasis)

## [接続方法, ケーブル長の規定]

1. シンセサイザと MU181500B の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
2. MU181500B Jittered Clock Output コネクタと MU183020A の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
3. MU183020A の Data Output コネクタと MP1825B の Data Input コネクタを, ケーブルセットの 0.8 m, K コネクタケーブルで接続します。
4. MU183020A の Clock Output コネクタと MP1825B の Clock Input コネクタを, ケーブルセットの 1.3 m, K コネクタケーブルで接続します。このとき, MU183020A の Misc2 Output Clock Rate 設定は, [Full Rate Clock]にしてください。(図 F.3-2)
- 5, 6. MP1825B の DataOutput, XData Output コネクタと DUT を, 応用部品の J1551A 同軸スキューマッチケーブル (2 本 1 組の 0.8 m ケーブル) で接続します。



図F.3-1 Jitter-PPG-Emphasis 接続例



図F.3-2 MU183020A Misc2Output Clock Rate 設定

## F.4 Jitter-PPG-Emphasis-ED接続

[機器構成]

MU183020A

MU183040B

MU181500B


MP1825B

DUT


J1615A 同軸ケーブルセット (Jitter-PPG-Emphasis)

[接続方法, ケーブル長の規定]

1. シンセサイザと MU181500B の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
2. MU181500B Jittered Clock Output コネクタと MU183020A の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
3. MU183020A の Data Output コネクタと MP1825B の Data Input コネクタを, ケーブルセットの 0.8 m, K コネクタケーブルで接続します。
4. MU183020A の Clock Output コネクタと MP1825B の Clock Input コネクタを, ケーブルセットの 1.3 m, K コネクタケーブルで接続します。このとき, MU183020A の Misc2 Output Clock Rate 設定は, [Full Rate Clock] にしてください。(図 F.3-2)
- 5, 6. MP1825B の Data Output, XData Output コネクタと DUT を, 応用部品の J1551A 同軸スキューマッチケーブル (2 本 1 組の 0.8 m ケーブル) で接続します。
- 7, 8. DUT と MU183040B の Data Input, XData Input コネクタを, 応用部品の J1551A 同軸スキューマッチケーブル (2 本 1 組の 0.8 m ケーブル) で接続します。
- 9, 10. ED へのクロック供給は, MU183040B の Clock Recovery オプション Opt-22/23 の使用を推奨します。この場合ケーブル [9], [10] の接続は不要です。ただし, Clock Recovery オプションがない場合は, MU183020A の AUX Output コネクタと MP1825B Doubler Input コネクタ, および MP1825B の Doubler Output コネクタと MU183040B の Ext. Clock Input コネクタを, MP1825B の Data Output と MU183040B Data Input 間を繋ぐケーブル長と DUT の遅延長  $\alpha$  に相当する長さマイナス 0.5 m のケーブルを使って接続します。本例では  $1.6 \text{ m} - 0.5 \text{ m} + \alpha$  のケーブル長とします。このとき, MU183020A の Misc1 AUX Output 設定は, [1/4 Clock] にしてください。(図 F.4-2)



図F.4-1 Jitter-PPG-Emphasis-ED 接続例



図F.4-2 MU183020A Misc1 AUX Output 設定

## F.5 Jitter-2ch PPG-Emphasis2台接続

### [機器構成]

MU183020A-22/23 2ch PPG

MU181500B


MP1825B-02 x2 台

DUT


J1618A 同軸ケーブルセット (Jitter-2ch PPG-Emphasis)

### [接続方法, ケーブル長の規定]

1. シンセサイザと MU181500B の Ext. Clock Input コネクタを接続します。  
ケーブルの長さ規定はありません。
2. MU181500B Jittered Clock Output コネクタと MU183020A の Ext. Clock Input コネクタを, ケーブルセットの 0.9 m, Kコネクタケーブルで接続します。
- 3, 4. MU183020A Data1, 2 の Data Output コネクタと MP1825B No.1, 2 の Data Input コネクタを, ケーブルセットの 0.8 m, Kコネクタケーブルで接続します。このとき, MU183020A の Misc2 Output Clock Rate 設定は, [Half Rate Clock] にしてください。(図 F.5-2)
5. MU181500B の Jittered Clock Output コネクタと AUX Input コネクタを, ケーブルセットの 0.3 m, APC3.5 mm コネクタケーブルで接続します。
- 6, 7. MU181500B の Reference Clock Output コネクタと MP1825B No.1, 2 の Doubler Input コネクタを, ケーブルセットの 0.8m, APC3.5 mm コネクタケーブルで接続します。このとき, MP1825B の Doubler Output コネクタと Clock Input コネクタは MP1825B 添付のケーブルで接続します。また, MU181500B の AUX スイッチ設定を [AUX Input] にし, Reference Clock 設定を [1/1] にします。(図 F.5-3)
- 8, 9. MP1825B No.1,2 の Data Output コネクタと DUT を, 応用部品の J1439A 同軸ケーブル 0.8 m で接続します。




図F.5-1 Jitter-2ch PPG-Emphasis2 台接続例



図F.5-2 MU183020A Misc2 Output Clock Rate 設定

## 付録 F ジッタ測定用ケーブル接続例



図F.5-3 MU181500B AUX, Reference Clock 設定

## F.6 Jitter-2ch PPG-Emphasis2台-ED接続

### [機器構成]

MU183020A-22/23 2ch PPG

MU181500B

MP1825B-02 x2 台


MU183040B-20 2ch ED

DUT

J1618A 同軸ケーブルセット (Jitter-2chPPG-Emphasis)

### [接続方法, ケーブル長の規定]

1. シンセサイザと MU181500B の Ext. Clock Input コネクタを接続します。ケーブルの長さ規定はありません。
2. MU181500B Jittered Clock Output コネクタと MU183020A の Ext. Clock Input コネクタを, ケーブルセットの 0.9m, K コネクタケーブルで接続します。
- 3, 4. MU183020A Data1, 2 の Data Output コネクタと MP1825B No.1, 2 の Data Input コネクタを, ケーブルセットの 0.8m, K コネクタケーブルで接続します。このとき, MU183020A の Misc2 Output Clock Rate 設定は, [Half Rate Clock]にしてください。(図 F.5-2)
5. MU181500B の Jittered Clock Output コネクタと AUX Input コネクタを, ケーブルセットの 0.3 m, APC3.5 mm コネクタケーブルで接続します。
- 6, 7. MU181500B の Reference Clock Output コネクタと MP1825B No.1, 2 の Doubler Input コネクタを, ケーブルセットの 0.8 m, APC3.5 mm コネクタケーブルで接続します。このとき, MP1825B の Doubler Output コネクタと Clock Input コネクタは MP1825B 添付のケーブルで接続します。また, MU181500B の AUX スイッチ設定を [AUX Input] にし, Reference Clock 設定を [1/1] にします。(図 F.5-3)
- 8, 9. MP1825B No.1,2 の Data Output コネクタと DUT を, 応用部品の J1439A 同軸ケーブル 0.8 m で接続します。
- 10,11. DUT と MU183040B Data1, 2 の Data Input コネクタを, 応用部品の J1439A 同軸ケーブル 0.8 m で接続します。
12. ED へのクロック供給は, MU183040B の Clock Recovery オプション Opt-22/23 の使用を推奨します。この場合, ケーブル [12] の接続は不要です。ただし, Clock Recovery オプションがない場合は, MP1825B の Clock Buffer Output コネクタと MU183040B の Ext. Clock Input コネクタを, MP1825B の Data Output と MU183040B Data Input 間を繋ぐケーブル長と DUT の遅延長 ( $\alpha \approx \beta$ ) に相当する長さプラス 0.5 m のケーブルを使って接続します。本例では 1.6 m + 0.5 m +  $\alpha$  のケーブル長とします。



図F.6-1 Jitter-2ch PPG-Emphasis2台-ED 接続例

## 付録 G PAM機能の使用方法

---

ここでは、PAM (Pulse Amplitude Modulation) 機能の使用方法について説明します。

G.1	PAM信号のBER測定について	G-2
G.2	PPGの設定方法	G-6
G.3	EDの設定	G-10

## G.1 PAM信号のBER測定について

ここでは PAM4 信号の発生と BER 測定について説明します。PAM 信号の発生には MU183020A 32G 2ch PPG と MZ1834B 4PAM Converter を使い、PAM 信号の BER 測定には、MU183040B 32G High Sensitivity ED を使った例を示します。




図 G.1-1 PAM 信号と BER 測定時の接続例

図 G.1-2 に PPG1 と PPG2 のパターンで生成される PAM4 信号を示します。32G PPG Data 出力が PPG1, Data2 出力が PPG2, MZ1834B 出力が PAM4 となります。

PAM4 波形の横に記載している Threshold1～Threshold3 が、PAM4 の振幅値を判断するしきい値電圧です。PAM4 の場合は、4 値のため、各電圧値を識別するために Threshold1, 2, 3 と 3 つの閾値電圧が必要になります。これら 3 つの閾値の BER 測定を 32G ED にて行います。

ED を 1 台使用する場合は、Threshold1～Threshold3 までしきい値電圧を変えて 3 回 BER を測定します。

PAM4 の信号を分岐して 3 台の ED に入力すると、それぞれの ED に Threshold1～Threshold3 のしきい値を設定できるため、1 回で BER を測定できます。




図 G.1-2 PAM 信号と BER 測定時の Threshold の関係

Threshold2 に対応するパターンは、PPG1 のパターンと同一になります。そして PPG2 のパターンは、Threshold1 と Threshold3 に半分ずつ現れます。

図 G.1-2 で波形とともに青色の網掛けの部分が、PPG2 のパターンです。

PPG2 のパターンは、Threshold2 = 0 (Low) の場合は Threshold3 に、Threshold2 = 1 (High) の場合は Threshold1 に現れます。Threshold1 および 3 に対するデータパターンは、1 つの PPG から発生されたデータパターンが 2 つに分割されたものであるため、これらのしきい値で測定された BER は、真の BER とは異なります。しかし、各 Threshold で期待されるパターンが既知の場合には、そのパターンを ED に設定することで PAM 信号の BER を測定することができます。

PAM 信号生成の詳細については、アプリケーションノート『QAM 伝送評価用 PAM (Pulse Amplitude Modulation) 信号発生』を参照してください。

## 付録 G PAM 機能の使用方法

また、以下に MU183020A 2ch PPG 2 台と MZ1838A 8PAM Converter を使った非線形 PAM4 波形の発生について説明します。

MU183020A 2台




図 G.1-3 非線形 PAM4 信号の接続例

図 G.1-4 に PPG1, PPG2 および PPG3 のパターンで生成される非線形 PAM4 信号を示します。1 台目の 32G PPG Data1 出力が PPG1, Data2 出力が PPG2, 2 台目の Data1 出力が PPG3, MZ1838A 出力が PAM4 となります。

Threshold1 に対応する Upper パターンの Eye 開口を広げる場合、図 G.1-4 で波形とともに青色の網掛けの部分だけを強調する PPG3 のパターンを加えます。




図 G.1-4 非線形 PAM4 信号の生成イメージ

## G.2 PPGの設定方法

PAM 波形を発生するときの、PPG の設定方法について説明します。

1. [Misc2] タブをクリックします。
2. [Setting...] ボタンをクリックします。




図 G.2-1 Combination 設定

3. [Combination] をクリックし、[2ch] を選択します。

表 G.2-1 パターンに対する PPG の設定

Pattern	PPG1/2 用 Pattern ファイル	PPG3 用 Pattern ファイル Upper 可変用	PPG3 用 Pattern ファイル Lower 可変用
PRBS7	ファイルなし。	PN7_TxUpper.txt	PN7_TxLower.txt
PRBS9	Test Pattern [PRBS] を使用します。	PN9_TxUpper.txt	PN9_TxLower.txt
PRBS10		PN10_TxUpper.txt	PN10_TxLower.txt
PRBS11		PN11_TxUpper.txt	PN11_TxLower.txt
PRBS15		PN15_TxUpper.txt	PN15_TxLower.txt
PRBS20		PN20_TxUpper.txt	PN20_TxLower.txt
PRBS23		—	—
PRBS31		—	—

表 G.2-1 パターンに対する PPG の設定

Pattern	PPG1/2 用 Pattern ファイル	PPG3 用 Pattern ファイル Upper 可変用	PPG3 用 Pattern ファイル Lower 可変用
PRBS13Q <sup>*1, *2</sup>	PRBS13Q.txt	—	—
GrayPRBS13Q <sup>*1, *3</sup>	GrayPRBS13Q.txt	—	—
PRQS10	PRQS10.txt	PRQS10_TxUpper.txt	PRQS10_TxLower.txt
SSPR	SSPR.txt	SSPR_Tx_Upper.txt	SSPR_Tx_Lower.txt
JP03A	JP03A.txt	—	—
JP03B	JP03B.txt	—	—
Squarewave	Squarewave.txt	—	—
QPRBS13-CEI	QPRBS13-CEI.txt	QPRBS13-CEI_TxUpper.txt	QPRBS13-CEI_TxLower.txt
GrayQPRBS13-CEI	GrayQPRBS13-CEI.txt	GrayQPRBS13-CEI_TxUpper.txt	GrayQPRBS13-CEI_TxLower.txt
QPRBS13-IEEE100GBASE-KP4_LaneX(X=0~3)	QPRBS13-IEEE100GBASE-KP4_LaneX.txt	QPRBS13-IEEE100GBASE-KP4_LaneX_TxUpper.txt	QPRBS13-IEEE100GBASE-KP4_LaneX_TxLower.txt
GrayQPRBS13-IEEE100GBASE-KP4_LaneX(X=0~3)	GrayQPRBS13-IEEE100GBASE-KP4_LaneX.txt	GrayQPRBS13-IEEE100GBASE-KP4_LaneX_Upper.txt	GrayQPRBS13-IEEE100GBASE-KP4_LaneX_TxLower.txt
GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX(X=0~3)	GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX.txt	GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX_TxUpper.txt	GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX_TxLower.txt
Transmitter_Linearity	Transmitter_Linearity.txt	—	—
GrayPRBS7	GrayPN7.txt	GrayPN7_TxUpper.txt	GrayPN7_TxLower.txt
GrayPRBS9	GrayPN9.txt	GrayPN9_TxUpper.txt	GrayPN9_TxLower.txt
GrayPRBS10	GrayPN10.txt	GrayPN10_TxUpper.txt	GrayPN10_TxLower.txt
GrayPRBS11	GrayPN11.txt	GrayPN11_TxUpper.txt	GrayPN11_TxLower.txt
GrayPRBS15	GrayPN15.txt	GrayPN15_TxUpper.txt	GrayPN15_TxLower.txt
GrayPRBS20	GrayPN20.txt	GrayPN20_TxUpper.txt	GrayPN20_TxLower.txt
GrayPRQS10	GrayPRQS10.txt	GrayPRQS10_TxUpper.txt	GrayPRQS10_TxLower.txt
GraySSPR	GraySSPR.txt	GraySSPR_TxUpper.txt	GraySSPR_TxLower.txt

\* 1: MX180000A Ver.8.02.04 以前で使用できます。

\* 2: MX180000A Ver.8.03.00 以降では、QPRBS13-CEI を使用してください。

\* 3: MX180000A Ver.8.03.00 以降では、GrayQPRBS13-CEI を使用してください。

4. [Pattern] タブをクリックします。Pattern の設定方法は、発生する PAM パターンによって異なります。
5. [Test Pattern] を次のとおり設定します。
  - PRBS7～PRBS23 の場合は [PRBS] を選択して、[Length] を設定します。
  - PRBS 以外の場合は [Data] を選択して、[Edit] をクリックします。  
図 G.2-3 の Pattern Editor ダイアログボックスの File メニューから、パターンファイルをロードします。




図 G.2-2 Pattern 設定




図 G.2-3 Pattern Editor の File メニュー

### 設定例

- PRBS15 を設定する場合

1. [Misc2] タブの [Settings...] をクリックします。
2. [Combination] 設定を, [Combination], [2ch] にします。
3. [Test Pattern] で [PRBS] を選択します。
4. [Length] を  $[2^{15}-1]$  にします。

- QPRBS13-CEI を設定する場合

1. [Misc2] タブの [Settings...] をクリックします。
2. [Combination] 設定を, [Combination], [2ch] にします。
3. Data1 の [Pattern] タブをクリックします。
4. [Test Pattern] で [Data] を選択します。
5. [Edit] をクリックします。
6. [File] - [Open] をクリックします。
7. ¥Pattern Files¥PAM\_Pattern¥QPRBS13-CEI フォルダ内の QPRBS13-CEI.txt をクリックします。

- QPRBS13-CEI の非線形パターン (Upper 可変) を設定する場合

1. Combination 設定を行います。
  - MU183020A 2ch PPG の場合は, ファイルメニューの [Combination Setting] で [Channel Synchronization], [2ch Combination] にします。
  - MU183021A 4ch PPG の場合は, [Misc2] タブの [Settings...] から [2ch CH Sync] にします。
2. Pattern 設定を行います。
  - MU183020A 2ch PPG のときは, スロット2の Data1 の [Pattern] タブをクリックします。
  - MU183021A 4ch PPG のときは, Data3 の [Pattern] タブをクリックします。
3. [Test Pattern] で [Data] を選択します。
4. [Edit] をクリックします。
5. [File] - [Open] をクリックします。
6. ¥Pattern Files¥PAM\_Pattern¥QPRBS13-CEI フォルダ内の QPRBS13-CEI\_TXUpper.txt をクリックします。

## G.3 EDの設定

PAM 波形の BER 測定を行うときの ED 設定について説明します。

「G.1 PAM 信号の BER 測定について」で説明したとおり、Threshold1～Threshold 3 の測定では、それぞれの Threshold に ED のパターンを変更する必要があります。

ED の画面操作については、『MU183040A 28G/32G bit/s ED MU183041A 28G/32G bit/s 4ch ED MU183040B 28G/32G bit/s High Sensitivity ED MU183041B 28G/32G bit/s 4ch High Sensitivity ED 取扱説明書』の「5.14 PAM BER 測定」を参照してください。

1. ED の [Misc2] タブをクリックします。
2. [Setting...] ボタンをクリックします。
3. [Independent] をクリックします。
4. [Pattern] タブをクリックします。Pattern の設定方法は、Threshold の種類および測定する PAM パターンによって異なります。
  - Threshold2 のパターンを PRBS7～PRBS23 に設定する場合 [PRBS] を選択して、[Length] を設定します。
  - それ以外の場合 [Data] を選択して、[Edit] をクリックします。

図 G.2-3 の Pattern Editor ダイアログボックスの File メニューから、パターンファイルをロードします。

表 G.3-1 Threshold の種類、パターンに対する ED の設定

Pattern 種別	Threshold1 用パターン	Threshold2 用パターン	Threshold3 用パターン
PRBS7	PRBS7_Upper_bin.txt	ファイルなし。	PRBS7_Lower_bin.txt
PRBS9	PRBS9_Upper_bin.txt	Test Pattern[PRBS]を使用します。	PRBS9_Lower_bin.txt
PRBS10	PRBS10_Upper_bin.txt		PRBS10_Lower_bin.txt
PRBS11	PRBS11_Upper_bin.txt		PRBS11_Lower_bin.txt
PRBS15	PRBS15_Upper_bin.txt		PRBS15_Lower_bin.txt
PRBS20	PRBS20_Upper_bin.txt		PRBS20_Lower_bin.txt
PRBS23 <sup>*1</sup>	PRBS23_Upper_bin.txt		PRBS23_Lower_bin.txt
PRBS13Q <sup>*2</sup>	PRBS13Q_Upper.txt	PRBS13Q_Middle.txt	PRBS13Q_Lower.txt
GrayPRBS13Q <sup>*3</sup>	GrayPRBS13Q_Upper.txt	GrayPRBS13Q_Middle.txt	GrayPRBS13Q_Lower.txt

\*1: Block Window 機能の制約により真の BER 値を測定できません。Block Window により測定非対象ビットをマスクしないため、Threshold1, 3 のエラーカウント値が期待値よりも多くなります。

\*2: MX180000A Ver.8.03.00 以降では、QPRBS13-CEI を使用してください。

\*3: MX180000A Ver.8.03.00 以降では、GrayQPRBS13-CEI を使用してください。

表 G.3-1 Threshold の種類、パターンに対する ED の設定（続き）

Pattern 種別	Threshold1 用パターン	Threshold2 用パターン	Threshold3 用パターン
PRQS10	PRQS10_Upper.txt	PRQS10_Middle.txt	PRQS10_Lower.txt
SSPR	SSPR_Upper.txt	SSPR_Middle.txt	SSPR_Lower.txt
JP03A		JP03A_RX.txt	
JP03B		JP03B_RX.txt	
Squarewave		Squarewave_RX.txt	
QPRBS13-CEI	QPRBS13-CEI_Upper.txt	QPRBS13-CEI_Middle.txt	QPRBS13-CEI_Lower.txt
GrayQPRBS13-CEI	GrayQPRBS13-CEI_Upper.txt	GrayQPRBS13-CEI_Middle.txt	GrayQPRBS13-CEI_Lower.txt
QPRBS13-IEEE 100GBASE-KP4_LaneX (X=0～3)	QPRBS13-IEEE100GBASE-KP4_LaneX_Upper.txt	QPRBS13-IEEE100GBASE-KP4_LaneX_Middle.txt	QPRBS13-IEEE100GBASE-KP4_LaneX_Lower.txt
GrayQPRBS13-IEEE100GBASE-KP4_LaneX (X=0～3)	GrayQPRBS13-IEEE100GBASE-KP4_LaneX_Upper.txt	GrayQPRBS13-IEEE100GBASE-KP4_LaneX_Middle.txt	GrayQPRBS13-IEEE100GBASE-KP4_LaneX_Lower.txt
GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX (X=0～3)	GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX_Upper.txt	GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX_Middle.txt	GrayPreQPRBS13-IEEE100GBASE-KP4_LaneX_Lower.txt
Transmitter_Linearity	Transmitter_Linearity_Upper.txt	Transmitter_Linearity_Middle.txt	Transmitter_Linearity_Lower.txt
GrayPRBS7	GrayPN7_Upper.txt	GrayPN7_Middle.txt	GrayPN7_Lower.txt
GrayPRBS9	GrayPN9_Upper.txt	GrayPN9_Middle.txt	GrayPN9_Lower.txt
GrayPRBS10	GrayPN10_Upper.txt	GrayPN10_Middle.txt	GrayPN10_Lower.txt
GrayPRBS11	GrayPN11_Upper.txt	GrayPN11_Middle.txt	GrayPN11_Lower.txt
GrayPRBS15	GrayPN15_Upper.txt	GrayPN15_Middle.txt	GrayPN15_Lower.txt
GrayPRBS20	GrayPN20_Upper.txt	GrayPN20_Middle.txt	GrayPN20_Lower.txt
GrayPRQS10	GrayPRQS10_Upper.txt	GrayPRQS10_Middle.txt	GrayPRQS10_Lower.txt
GraySSPR	GraySSPR_Upper.txt	GraySSPR_Middle.txt	GraySSPR_Lower.txt




図 G.3-1 Pattern 設定

5. [Block Window] のボタンをクリックして、表示を [ON] にします。

#### 設定例

- Threshold1 で PRBS15 の BER を測定する場合
1. [Misc2] タブの [Settings...] をクリックします。
  2. [Independent] を選択します。
  3. [Pattern] タブをクリックします。
  4. [Test Pattern] で [Data] を選択します。
  5. [Edit] をクリックします。
  6. Pattern Editor の File-Open をクリックします。
  7. ¥Pattern Files¥PAM\_Pattern¥PRBS15 フォルダ内の PN15\_Upper\_bin.txt を選択します。
  8. [OK] をクリックします。
  9. [Block Window] のボタンをクリックして表示を [ON] にします。

- Threshold2 で PRBS15 の BER を測定する場合

1. [Misc2] タブの [Settings...] をクリックします。
2. [Independent] を選択します。
3. [Pattern] タブをクリックします。
4. [Test Pattern] で [PRBS] を選択します。
5. [Length] を  $[2^{15}-1]$  にします。

- 
- Threshold3 で QPRBS13-CEI の BER を測定する場合
1. [Misc2] タブの [Settings...] をクリックします。
  2. [Independent] を選択します。
  3. [Pattern] タブをクリックします。
  4. [Test Pattern] で [Data] を選択します。
  5. [Edit] をクリックします。
  6. Pattern Editor の File-Open をクリックします。
  7. ¥Pattern Files¥PAM\_Pattern¥QPRBS13-CEI フォルダ内の QPRBS13-CEI\_Lower.txt を選択します。
  8. [OK] をクリックします。
  9. [Block Window] のボタンをクリックして表示を [ON] にします。

