

MU196020A
PAM4 PPG
MU196040A
PAM4 ED
MU196040B
PAM4 ED
取扱説明書

第 12 版

- ・製品を適切・安全にご使用いただくために、製品をご使用になる前に、本書をお読みください。
- ・本書に記載以外の各種注意事項は、MP1900A シグナルクオリティアナライザ-R 取扱説明書に記載の事項に準じますので、そちらをお読みください。
- ・本書は製品とともに保管してください。

アンリツ株式会社

安全情報の表示について

当社では人身事故や財産の損害を避けるために、危険の程度に応じて下記のようなシグナルワードを用いて安全に関する情報を提供しています。記述内容を十分に理解した上で機器を操作してください。

下記の表示およびシンボルは、そのすべてが本器に使用されているとは限りません。また、外観図などが本書に含まれるとき、製品に貼り付けたラベルなどがその図に記入されていない場合があります。

本書中の表示について



危険

回避しなければ、死亡または重傷に至る切迫した危険があることを示します。



警告

回避しなければ、死亡または重傷に至るおそれがある潜在的な危険があることを示します。



注意

回避しなければ、軽度または中程度の人体の傷害に至るおそれがある潜在的危険、または、物的損害の発生のみが予測されるような危険があることを示します。

機器に表示または本書に使用されるシンボルについて

機器の内部や操作箇所の近くに、または本書に、安全上および操作上の注意を喚起するための表示があります。

これらの表示に使用しているシンボルの意味についても十分に理解して、注意に従ってください。



禁止行為を示します。丸の中や近くに禁止内容が描かれています。



守るべき義務的行為を示します。丸の中や近くに守るべき内容が描かれています。



警告や注意を喚起することを示します。三角の中や近くにその内容が描かれています。



注意すべきことを示します。四角の中にその内容が書かれています。



このマークを付けた部品がリサイクル可能であることを示しています。

MU196020A PAM4 PPG

MU196040A PAM4 ED

MU196040B PAM4 ED

取扱説明書

2018年（平成30年）11月1日（初版）

2022年（令和4年）9月30日（第12版）

- 予告なしに本書の製品操作・取り扱いに関する内容を変更することがあります。

- 許可なしに本書の一部または全部を転載・複製することを禁じます。

Copyright © 2018-2022, ANRITSU CORPORATION

Printed in Japan

品質証明

アンリツ株式会社は、本製品が出荷時の検査により公表規格を満足していること、ならびにそれらの検査には、産業技術総合研究所（National Institute of Advanced Industrial Science and Technology）および情報通信研究機構（National Institute of Information and Communications Technology）などの国立研究所によって認められた公的校正機関にトレーサブルな標準器を基準として校正した測定器を使用したことを証明します。

保証

アンリツ株式会社は、納入後 1 年以内に製造上の原因に基づく故障が発生した場合は、本製品を無償で修復することを保証します。

ソフトウェアの保証内容は別途「ソフトウェア使用許諾書」に基づきます。
ただし、次のような場合は上記保証の対象外とさせていただきます。

- ・ この取扱説明書に別途記載されている保証対象外に該当する故障の場合。
- ・ お客様の誤操作、誤使用または無断の改造もしくは修理による故障の場合。
- ・ 通常の使用を明らかに超える過酷な使用による故障の場合。
- ・ お客様の不適当または不十分な保守による故障の場合。
- ・ 火災、風水害、地震、落雷、降灰またはそのほかの天災地変による故障の場合。
- ・ 戦争、暴動または騒乱など破壊行為による故障の場合。
- ・ 本製品以外の機械、施設または工場設備の故障、事故または爆発などによる故障の場合。
- ・ 指定外の接続機器もしくは応用機器、接続部品もしくは応用部品または消耗品の使用による故障の場合。
- ・ 指定外の電源または設置場所での使用による故障の場合。
- ・ 特殊環境における使用^(注)による故障の場合。
- ・ 昆虫、ぐも、かび、花粉、種子またはそのほかの生物の活動または侵入による故障の場合。

また、この保証は、原契約者のみ有効で、お客様から再販売されたものについては保証しかねます。

なお、本製品の使用、あるいは使用不能によって生じた損害およびお客様の取引上の損失については、責任を負いかねます。ただし、その損害または損失が、当社の故意または重大な過失により生じた場合はこの限りではありません。

注:

「特殊環境における使用」には、以下のような環境での使用が該当します。

- ・ 直射日光が当たる場所
- ・ 粉じんが多い環境
- ・ 屋外
- ・ 水、油、有機溶剤もしくは薬液などの液中、またはこれらの液体が付着する場

所

- ・潮風、腐食性ガス（亜硫酸ガス、硫化水素、塩素、アンモニア、二酸化窒素、塩化水素など）がある場所
- ・静電気または電磁波の強い環境
- ・電源の瞬断または異常電圧が発生する環境
- ・部品が結露するような環境
- ・潤滑油からのオイルミストが発生する環境
- ・高度 2000 m を超える環境
- ・車両、船舶または航空機内など振動または衝撃が多く発生する環境

当社へのお問い合わせ

本製品の故障については、紙版説明書では巻末、電子版説明書では別ファイルに記載の「本製品についてのお問い合わせ窓口」へすみやかにご連絡ください。

国外持出しに関する注意

- 本製品は、特定の外国の安全規格などに準拠していない場合がありますので、当社の承諾なく日本国外へ持ち出して使用された場合、当社は一切の責任を負いかねます。
- 本製品および添付マニュアル類は、輸出および国外持ち出しの際には、「外国為替及び外国貿易法」により、日本国政府の輸出許可や役務取引許可を必要とする場合があります。また、米国の「輸出管理規則」により、日本からの再輸出には米国政府の再輸出許可を必要とする場合があります。詳細は当社ホームページを参照してください。

<https://www.anritsu.com/support/export-procedures>

本製品や添付マニュアル類を輸出または国外持ち出しどする場合は、事前に必ず当社の営業担当までご連絡ください。

輸出規制を受ける製品やマニュアル類を廃棄処分する場合は、軍事用途等に不正使用されないよう、破碎または裁断処理していただきますようお願い致します。

ソフトウェア使用許諾

お客様は、ご購入いただいたソフトウェア（プログラム、データベース、電子機器の動作・設定などを定めるシナリオ等を含み、以下「本ソフトウェア」と総称します）を使用（実行、インストール、複製、記録等を含み、以下「使用」と総称します）する前に、本「ソフトウェア使用許諾」（以下「本使用許諾」といいます）をお読みください。お客様から本使用許諾の規定にご同意いただいた場合のみ、お客様は、本使用許諾に定められた範囲において本ソフトウェアをアンリツが推奨または指定する装置（以下、「本装置」といいます）に使用することができます。お客様が本ソフトウェアを使用したとき、当該ご同意をいただいたものとします。

第1条（許諾、禁止内容）

- お客様は、本ソフトウェアを有償・無償にかかわらず第三者へ販売、開示、移転、譲渡、賃貸、リース、頒布し、または再使用させる目的で複製、開示、使用許諾することはできません。
- お客様は、本ソフトウェアをバックアップの目的で、1部のみ複製を作成できます。
- 本ソフトウェアのリバースエンジニアリング、逆アセンブルもしくは逆コンパイル、または改変もしくは派生物（二次的著作物）の作成は禁止させていただきます。
- お客様は、本ソフトウェアを本装置1台で使用できます。

第2条（免責）

アンリツは、お客様による本ソフトウェアの使用または使用不能から生ずる損害、第三者からお客様に請求された損害を含め、一切の損害について責任を負わないものとします。ただし、当該損害がアンリツの故意または重大な過失により生じた場合はこの限りではありません。

第3条（修補）

- お客様が、取扱説明書に書かれた内容に基づき本ソフトウェアを使用していたにもかかわらず、本ソフトウェアが取扱説明書もしくは仕様書に書かれた内容どおりに動作しない場合（以下「不具合」といいます）には、アンリツは、アンリツの判断に基づいて、本ソフトウェアを無償で修補、交換し、または不具合回避方法のご案内をするものとします。ただし、以下の事項による本ソフトウェアの不具合および破損、消失したお客様のいかなるデータの復旧を除きます。
 - 取扱説明書・仕様書に記載されていない使用目的での使用
 - アンリツが指定した以外のソフトウェアとの相互干渉
 - アンリツの承諾なく、本ソフトウェアまたは本装置の修理、改造がされた場合

- 他の装置による影響、ウイルスによる影響、災害、その他の外部要因などアンリツの責めとみなすことができない要因があつた場合
- 前項に規定する不具合において、アンリツが、お客様ご指定の場所で作業する場合の移動費、宿泊費および日当に係る現地作業費については有償とさせていただきます。
- 本条第1項に規定する不具合に係る保証責任期間は本ソフトウェア購入後6か月または修補後30日いずれか遅い方の期間とさせていただきます。

第4条（法令の遵守）

お客様は、本ソフトウェアを、直接、間接を問わず、核、化学・生物兵器およびミサイルなど大量破壊兵器および通常兵器、ならびにこれらの製造設備等・関連資機材等の拡散防止の観点から、日本国の「外国為替及び外国貿易法」およびアメリカ合衆国「輸出管理法」その他国内外の関係する法律、規則、規格等に違反して、いかなる仕向け地、自然人もしくは法人に対しても輸出しないものとし、また輸出させないものとします。

第5条（規定の変更）

アンリツは、本使用許諾の規定の変更が、お客様の一般の利益に適う場合、または本使用許諾の目的および変更に係る諸事情に照らして合理的な場合に、お客様の承諾を得ることなく変更を実施することができます。変更にあたりアンリツは、原則として45日前までに、その旨（変更後の内容および実施日）を自己のホームページに掲載し、またはお客様に書面もしくは電子メールで通知します。

第6条（解除）

- アンリツは、お客様が、本使用許諾のいずれかの条項に違反したとき、アンリツの著作権および他の権利を侵害したとき、暴力団等反社会的な団体に属しもしくは当該団体に属する者と社会的に非難されるべき関係があることが判明したとき、または法令に違反したとき等、本使用許諾を継続できないと認められる相当の事由があるときは、直ちに

本使用許諾を解除することができます。

2. お客様またはアンリツは、30日前までに書面で相手方へ通知することにより、本使用許諾を終了させることができます。

第7条（損害賠償）

お客様が本使用許諾の規定に違反した事に起因してアンリツが損害を被った場合、アンリツはお客様に対して当該損害の賠償を請求することができます。

第8条（解除後の義務）

お客様は、第6条により、本使用許諾が解除されまたは終了したときは直ちに本ソフトウェアの使用を中止し、アンリツの求めに応じ、本ソフトウェアおよびそれらに関する複製物を含めアンリツに返却または廃棄するものとします。

第9条（協議）

本使用許諾の条項における個々の解釈について生じた疑義、または本使用許諾に定めのない事項について、お客様およびアンリツは誠意をもって協議のうえ解決するものとします。

第10条（準拠法）

本使用許諾は、日本法に準拠し、日本法に従って解釈されるものとします。本使用許諾に関する紛争の第一審の専属的合意管轄裁判所は、東京地方裁判所とします。

(改定履歴)

2020年2月29日

2022年2月22日

はじめに

MP1900A シグナルクオリティアナライザ-R、モジュール、および制御ソフトウェアを組み合わせた試験システムをシグナルクオリティアナライザ-R シリーズといいます。シグナルクオリティアナライザ-R シリーズの取扱説明書は、以下のように、MP1900A、モジュール、および制御ソフトウェアに分かれて構成されています。

シグナルクオリティアナライザ-Rシリーズ取扱説明書の構成

■ は、本書を示します。

MP1900A シグナルクオリティアナライザ-R 取扱説明書

MP1900A の基本操作、パネルの説明、保守、モジュール装着から使用開始までの手順を説明しています。

モジュール取扱説明書

MU195020A 21G/32G bit/s SI PPG MU195040A 21G/32G bit/s SI ED MU195050A Noise Generator 取扱説明書

MP1900A に装着するモジュールのパネルの説明、操作方法、性能試験、保守、およびトラブルシューティングについて説明しています。

MU196020A PAM4 PPG MU196040A PAM4 ED MU196040B PAM4 ED 取扱説明書

MU196020A、MU196040A、MU196040B のパネルの説明、性能試験、保守、およびトラブルシューティングについて説明しています。

MU181000A 12.5GHz シンセサイザ MU181000B 12.5GHz 4 ポートシンセサイザ 取扱説明書

MU181000A、MU181000B のパネルの説明、操作方法、性能試験、保守、およびトラブルシューティングについて説明しています。

MU181500B ジッタ変調源 取扱説明書

MU181500B のパネルの説明、操作方法、性能試験、および保守について説明しています。

MU183020A 28G/32G bit/s PPG MU183021A 28G/32G bit/s 4ch PPG 取扱説明書

MU183020A、MU183021A のパネルの説明、性能試験、保守、およびトラブルシューティングについて説明しています。

MU183040A 28G/32G bit/s ED MU183041A 28/32 Gbit/s 4ch ED MU183040B 28G/32G bit/s High Sensitivity ED MU183041B 28G/32G bit/s 4ch High Sensitivity ED 取扱説明書

MU183040A、MU183041A、MU183040B、MU183041B のパネルの説明、操作方法、性能試験、保守、およびトラブルシューティングについて説明しています。

MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア 取扱説明書

シグナルクオリティアナライザ-R シリーズを制御するためのソフトウェアの取扱説明書です。

シグナルクオリティアナライザ-Rシリーズ取扱説明書の構成（続き）

□ は、本書を示します。

拡張アプリケーション取扱説明書

シグナルクオリティアナライザ-R シリーズの拡張アプリケーションソフトウェアの取扱説明書です。

MX183000A ハイスピード シリアルデータ テスト ソフトウェア取扱説明書

ハイスピード シリアルデータ テスト ソフトウェアの設定と操作方法を説明します。

目次

はじめに	1
第 1 章 概要	1-1
1.1 製品の概要	1-2
1.2 機器の構成	1-4
1.3 規格	1-10
第 2 章 使用前の準備	2-1
2.1 MP1900A への装着	2-2
2.2 アプリケーションの操作方法	2-2
2.3 破損防止処理	2-3
第 3 章 パネルおよびコネクタの説明	3-1
3.1 パネルの説明	3-2
3.2 モジュール間の接続	3-5
第 4 章 使用例	4-1
4.1 400GbE トランシーバ用の光コンポーネント評価	4-2
4.2 400GbE トランシーバ用 SERDES などのデバイス評価 ..	4-5
第 5 章 性能試験	5-1
5.1 性能試験の実施時期	5-2
5.2 性能試験用機器	5-3
5.3 性能試験項目	5-4
第 6 章 保守	6-1
6.1 日常の手入れ	6-2
6.2 保管上の注意	6-2
6.3 輸送方法	6-3
6.4 校正	6-3

1

2

3

4

5

6

7

付
録索
引

第 7 章 ドラブルシューティング	7-1
7.1 モジュール交換時の問題	7-2
7.2 出力波形観測時の問題	7-3
7.3 エラーレート測定時の問題	7-4
7.4 同期が確立しない問題.....	7-5
付録 A 擬似ランダムパターン	A-1
付録 B 初期設定項目一覧	B-1
付録 C 性能試験結果記入表	C-1
索引	索引-1

この章では、次のモジュールの概要について説明します。

- MU196020A PAM4 PPG (以下、MU196020A と呼びます)
- MU196040A PAM4 ED (以下、MU196040A と呼びます)
- MU196040B PAM4 ED (以下、MU196040B と呼びます)

1.1	製品の概要.....	1-2
1.2	機器の構成.....	1-4
1.2.1	標準構成	1-4
1.2.2	オプション.....	1-6
1.2.3	応用部品	1-8
1.3	規格	1-10
1.3.1	MU196020A 規格	1-10
1.3.2	MU196040A 規格	1-46
1.3.3	MU196040B 規格	1-61

1.1 製品の概要

MU196020A、MU196040A、および MU196040B（以下、MP1900A モジュールと呼びます）は、MP1900A シグナルクオリティアナライザ-R に内蔵可能なプラグインモジュールです。以下のビットレートまたはボーレートで PRBS パターン、DATA パターン、および PAM4 測定用の各種パターンでのエラー測定に対応します。

- MU196020A: 64.2 Gbit/s, 64.2 Gbaud まで
- MU196040A: 32.1 Gbit/s, 32.1 Gbaud まで
- MU196040B: 64.2 Gbit/s, 58.2 Gbaud まで

MU196020A と MU195050A Noise Generator（以下、MU195050A と呼びます）を組み合わせ、32.1 Gbaud までのシグナルインテグリティ評価に最適なコモンモードノイズ、ディファレンシャルモードノイズ、ホワイトノイズを印加したデータ生成に対応します。

MP1900A モジュールはさまざまなオプション構成が可能であり、各種デジタル通信機器、デジタル通信用モジュール、およびデバイスの研究開発や製造用に適しています。

MP1900A モジュールの特長は下記のとおりです。

MU196020A の特長

- 1 チャネルの NRZ、PAM4 信号を 64.2 Gbit/s, 64.2 Gbaud まで発生可能 (MU196020A-003)
- PAM4 信号の各アイを独立して振幅調整可能
- PRBS パターン、DATA パターン、および各種 PAM4 パターンでの発生可能
- 4TAP Emphasis を使用したシグナルインテグリティ評価が可能 (MU196020A-x11)
- 4TAP Emphasis を使用した Intersymbol interference (ISI) 付加が可能 (MU196020A-x40)
- RS-FEC(544、514) と RS-FEC(528、514) に対応したパターン発生とエラー挿入が可能 (MU196020A-z42)
- MP1900A に装着されている複数の MU196020A を使用してチャネル間での連動動作が可能
この機能により、Multi Channel を必要とするアプリケーションに対応した同期データを発生可能 (MU196020A-x50)

MU196040A の特長

- PAM4 Decoder 回路を搭載し、1 チャネル PAM4 32.1 Gbaudまでのシンボル測定に対応
- PRBS パターン、DATA パターン、および各種 PAM4 パターンでの測定が可能
- 大容量のユーザプログラマブルパターン (256 Mbit, 256 Msymbol)
- MU196040A-001 を選択することにより 1 チャネルの NRZ 32.1 Gbit/s、PAM4 32.1 Gbaud データ入力を持ち、シリアル通信の評価が可能
- 代表値で NRZ 23 mV (32.1 Gbit/s, Eye Height)、PAM4 23 mV (32.1 Gbaud, Eye Height, 1 つのアイあたり) の入力感度を持ち、信号評価に最適
- MU196040A-x22 の追加により、25.5~32.1 Gbaud までのクロックリカバリが可能
- MU196040A-x41 の追加により、Symbol Error Rate (SER) による PAM4 信号評価が可能

MU196040B の特長

- PAM4 Decoder 回路を搭載し、1 チャネル PAM4 58.2 Gbaudまでのシンボル測定に対応
- PRBS パターン、DATA パターン、および各種 PAM4 パターンでの測定が可能
- 大容量のユーザプログラマブルパターン (256 Mbit, 256 Msymbol)
- 8 Mbits または 4 Msymbols までのデータパターンをキャプチャ可能
- RS-FEC Symbol Error が発生したデータパターンをキャプチャ、および FEC Symbol エラーカウントが可能
- MU196040B-002 または y12 を選択することにより 1 チャネルの NRZ 64.2 Gbit/s、PAM4 58.2 Gbaud データ入力を持ち、シリアル通信の評価が可能
- 代表値で NRZ 23 mV (32.1 Gbit/s, Eye Height)、PAM4 23 mV (32.1 Gbaud, Eye Height, 1 つのアイあたり) の入力感度を持ち、信号評価に最適
- MU196040B-x11 の追加により、Equalizer 機能を使用可能
- MU196040B-x21 の追加により、2.4~29.0 Gbaud までのクロックリカバリが可能
- MU196040B-x22 の追加により、2.4~32.1 Gbaud までのクロックリカバリが可能
- MU196040B-x23 の追加により、51.0~58.2 Gbaud までのクロックリカバリが可能
- MU196040B-z41 の追加により、Symbol Error Rate (SER) による PAM4 信号評価が可能
- MU196040B-w42 の追加により、RS-FEC Scrambled Idle パターンの Uncorrectable Codeword および FEC シンボルエラー測定が可能

1.2 機器の構成

1.2.1 標準構成

MP1900A モジュールの標準構成を表 1.2.1-1 および表 1.2.1-2 に示します。

表 1.2.1-1 MU196020A 標準構成

項目	形名	品名	数量	備考
本体	MU196020A	PAM4 PPG	1	
添付品	J1632A	同軸終端器	4	Clock Output、 Aux Output × 2、 Gating Output
	V210	同軸終端器	2	Data Output × 2
	J1341A	オープン	2	Ext Clock Input、 AUX Input
	J1359A	同軸アダプタ (K-P.K-J、SMA 互換)	1	Clock Output
	J1717A	同軸アダプタ (SMA-P. SMA-J)	5	Ext Clock Input、 Aux Output × 2、 Gating Output、 AUX Input

表 1.2.1-2 MU196040A 標準構成

項目	形名	品名	数量	備考
本体	MU196040A	PAM4 ED	1	
添付品	J1632A	同軸終端器	2	Aux Output × 2、
	J1341A	オープン	2	Ext Clock Input、 AUX Input
	J1359A	同軸アダプタ (K-P.K-J、SMA 互換)	1	Ext Clock Input
	J1717A	同軸アダプタ (SMA-P. SMA-J)	3	Aux Output × 2、 AUX Input
	MU196040A-001 実装時			
	J1341A	オープン	2	Data Input × 2
	J1359A	同軸アダプタ (K-P.K-J、SMA 互換)	2	Data Input × 2

表 1.2.1-3 MU196040B 標準構成

項目	形名	品名	数量	備考
本体	MU196040B	PAM4 ED	1	
添付品	V210	同軸終端器	2	Data Input × 2
	J1341A	オープン	2	Ext Clock Input, AUX Input
	J1359A	同軸アダプタ (K-P.K-J、SMA 互換)	1	Ext Clock Input
	J1632A	同軸終端器	2	Aux Output × 2
	J1717A	同軸アダプタ (SMA-P. SMA-J)	3	Aux Output × 2、 AUX Input
	41V-6	精密固定減衰器 6 dB	2	Data Input × 2

1.2.2 オプション

MP1900A モジュールのオプションを表 1.2.2-1 および表 1.2.2-2 に示します。これらはすべて別売りです。

注:

- オプション形名について

MU196020A-x x x



機能を表す番号です。

MP1900A で認識されている値です。

当社管理番号です。

MP1900A で認識されていない値です。

0: 出荷時に取り付け

1: 後付けオプションです。オプションの取り付けには、当社への引き取りが必要です。

2: 後付けオプションです。オプションの取り付けには、サービスセンターへの引き取りが必要です。

3: ソフトウェアオプションです。オプションの取り付けにはライセンス登録が必要です。

- ソフトウェアオプションの取り付け方法については、『MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア取扱説明書』の「2.4 プラグインモジュールオプション追加手順」を参照してください。

表 1.2.2-1 MU196020A オプション

形名	品名	備考
MU196020A-001	32G baud	* ₁
MU196020A-002	58G baud	* ₁
MU196020A-003	64G baud	* ₁
MU196020A-y12	32G to 58G baud Extension 後付	* ₂ 、* ₃
MU196020A-y13	32G to 64G baud Extension 後付	* ₂ 、* ₃
MU196020A-y23	58G to 64G baud Extension 後付	* ₂ 、* ₄
MU196020A-x11	4Tap Emphasis	* ₅
MU196020A-x30	Data Delay	* ₅
MU196020A-z40	Adjustable ISI	* ₆ 、* ₇ 、* ₈
MU196020A-z42	FEC Pattern Generation	* ₆ 、* ₈
MU196020A-x50	Inter-Module Synchronization	* ₅ 、* ₉ 、* ₁₀

*₁: 工場出荷時選択、ハードウェアオプションです。どれか 1 つを選択します。

*₂: 工場出荷後選択、ハードウェアオプションです。(y = 1 または 2)

*₃: オプション 001 搭載時に追加できます。

*₄: オプション 002 または y12 搭載時に追加できます。

*₅: x = 0、1、または 2

*₆: z = 0、1、2、または 3

*7: オプション x11 搭載時に追加できます。

*8: オプション 040、142、140、142、240、および 242 は MX190000A バージョン 3.01.07 以降で動作します。オプション 340、342 は MX190000A バージョン 5.00.90 以降で動作します。

*9: オプション x30 搭載時に追加できます。

*10: MX190000A バージョン 3.01.07 以降で動作します。

表 1.2.2-2 MU196040A オプション

形名	品名	備考
MU196040A-001	32.1G baud Decoder	* ₁
MU196040A-x22	25.5G to 32.1G baud Clock Recovery	* ₂ 、* ₃
MU196040A-x41	SER Measurement	* ₂ 、* ₄

*1: 工場出荷時選択、ハードウェアオプションです。

*2: x = 0、1、または 2

*3: ハードウェアオプション

*4: ソフトウェアオプション

表 1.2.2-3 MU196040B オプション

形名	品名	備考
MU196040B-001	32G baud	* ₁
MU196040B-002	58G baud	* ₁
MU196040B-x11	Equalizer	* ₂
MU196040B-y12	32G to 58G baud Extension	* ₃ 、* ₄
MU196040B-x21	29G baud Clock Recovery	* ₂ 、* ₅ 、* ₆ 、* ₇
MU196040B-x22	32G baud Clock Recovery	* ₂ 、* ₅ 、* ₆ 、* ₇
MU196040B-x23	58G baud Clock Recovery Extension	* ₂ 、* ₈
MU196040B-y24	32G baud Clock Recovery Extension	* ₃ 、* ₅ 、* ₉
MU196040B-z41	SER Measurement	* ₁₀
MU196040B-w42	FEC Analysis	* ₁₁

*1: 工場出荷時選択

*2: x = 0、1、または 2

*3: y = 1 または 2

*4: MU196040B-001 が必要です。

*5: ハードウェアオプション

*6: MU196040B-x23 と同時に実装できます。

*7: MU196040B-x21 と MU196040B-x22 は、どちらか 1 つを実装できます。

*8: MU196040B-002 または MU196040B-y12 が必要、MU196040B-x21 または MU196040B-x22 が必要です。

*9: MU196040B-x21 が必要です。

*10: z = 0、1、2、または 3

*11: w = 0 または 3

1.2.3 応用部品

MP1900A モジュールの応用部品を表 1.2.3-1 に示します。これらはすべて別売りです。

表 1.2.3-1 応用部品

形名	品名	備考
34VFK50	精密アダプタ	変換コネクタ (V-F K-M)
34VKF50	精密アダプタ	変換コネクタ (V-M K-F)
41KC-3	精密固定減衰器 3 dB	K コネクタ
41KC-6	精密固定減衰器 6 dB	K コネクタ
41KC-10	精密固定減衰器 10 dB	K コネクタ
41KC-20	精密固定減衰器 20 dB	K コネクタ
41V-3	精密固定減衰器 3 dB	V コネクタ
41V-6	精密固定減衰器 6 dB	V コネクタ
41V-10	精密固定減衰器 10 dB	V コネクタ
41V-20	精密固定減衰器 20 dB	V コネクタ
J1342A	同軸ケーブル 0.8 m	APC3.5 コネクタ
J1359A	同軸アダプタ (K-P. K-J、SMA 互換)	
J1439A	同軸ケーブル (0.8 m、K コネクタ)	
J1510A	Pick OFF Tee	K コネクタ
J1624A	同軸ケーブル 0.3 m (SMA コネクタ)	
J1625A	同軸ケーブル 1 m (SMA コネクタ)	
J1632A	同軸終端器	SMA コネクタ
J1678A	ESD プロテクションアダプタ-K	K コネクタ
J1679A	ESD プロテクションアダプタ-V	V コネクタ
J1728A	同軸電気長規定ケーブル (0.4 m、K コネクタ)	

表 1.2.3-1 応用部品 (続き)

形名	品名	備考
J1748A	Power Splitter (1.5G-18GHz)	
J1758A	ISI Board	
J1789A	同軸電気長規定ケーブル (0.4 m、Vコネクタ)	
J1790A	同軸電気長規定ケーブル (0.8 m、Vコネクタ)	
J1792A	スキューマッチペアセミリジットケーブル (V-Kコネクタ、Data Input1)	MU195050A Data Input1との接続用
J1793A	Pick OFF Tee	Vコネクタ
J1800A	ISI Board V	Vコネクタ
K240C	精密パワーデバイダ	
V210	同軸終端器	Vコネクタ
V240C	精密パワーデバイダ	Vコネクタ
W3976AW	MU196020A/40A/40B 取扱説明書	冊子、和文
Z0306A	リストストラップ	
Z1964A	トルクレンチ (ライトアングル)	

1.3 規格

1.3.1 MU196020A規格

表 1.3.1-1 Operating Baud/Bit Rate

項目	規格
Operating Baud/Bit Rate	オプション 001 実装時 PAM4: 2.4～32.1 Gbaud NRZ: 2.4～32.1 Gbit/s オプション 002、y12 実装時 PAM4: 2.4～58.2 Gbaud ^{*1} NRZ: 2.4～58.2 Gbit/s ^{*1} オプション 003、y13、y23 実装時 PAM4: 2.4～64.2 Gbaud ^{*1} NRZ: 2.4～64.2 Gbit/s ^{*1} PAM4 出力の Baud rate と NRZ 出力の Bit rate 設定範囲は共通、以下 Baud rate のみ記載
Setting Range/Step	Baud rate の設定範囲は連動モジュール (MU196020A と同一筐体実装時のみ有効) 「表 1.3.1-12 クロック出力」の周波数とアプリケーションにより決まる。

*1: BERT for PCIe1-6 アプリケーション選択時は次のとおり

PAM4: 2.4～32.1 Gbaud

NRZ: 2.4～32.1 Gbit/s

*2: Unit Sync ON 時は連動不可

*3: オプション 001 実装時

*4: オプション 002 または y12 実装時

*5: オプション 003、y13、または y23 実装時

*6: BERT for PCIe1-6 アプリケーション選択時の上限値は 32.1 Gbaud

*7: BERT for PCIe1-6 アプリケーションでは設定不可



表 1.3.1-1 Operating Baud/Bit Rate (続き)

項目	規格		
MU181500B 連動 + 外部クロック使用			
Clock Output Rate Full Rate	Baud Rate Setting Range	Input Clock Frequency	Baud Rate と Input Clock Frequency の関係
	2.4～15.0 Gbaud ^{*3、*4、*5}	2.4～15.0 GHz	1/1 Clock Input
	15.0～30.0 Gbaud ^{*3、*4、*5}	7.5～15.0 GHz	1/2 Clock Input
	25.0～32.1 Gbaud ^{*3、*4、*5}	6.25～8.025 GHz	1/4 Clock Input
Clock Output Rate Half Rate、 Quarter Rate	Baud Rate Setting Range	Input Clock Frequency	Baud Rate と Input Clock Frequency の関係
	2.4～30.0 Gbaud ^{*3、*4、*5}	1.2～15.0 GHz	1/2 Clock Input
	30.0～32.1 Gbaud ^{*3}	7.5～8.025 GHz	1/4 Clock Input
	30.0～58.2 Gbaud ^{*4、*6}	7.5～14.55 GHz	1/4 Clock Input
	30.0～60.0 Gbaud ^{*5、*6}	7.5～15.0 GHz	1/4 Clock Input
	50.0～58.2 Gbaud ^{*4、*7}	6.25～7.275 GHz	1/8 Clock Input
	50.0～64.2 Gbaud ^{*5、*7}	6.25～8.025 GHz	1/8 Clock Input

表 1.3.1-1 Operating Baud/Bit Rate (続き)

項目	規格		
外部クロック使用			
Clock Output Rate Full Rate	Baud Rate Setting Range	Input Clock Frequency	Baud Rate と Input Clock Frequency の関係
	2.4～16.05 Gbaud ^{*3、*4、*5}	2.4～16.05 GHz	1/1 Clock Input
	16.05～32.1 Gbaud ^{*3、*4、*5}	8.025～16.05 GHz	1/2 Clock Input
	25.0～32.1 Gbaud ^{*3、*4、*5}	6.25～8.025 GHz	1/4 Clock Input
Clock Output Rate Half Rate、Quarter Rate	Baud Rate Setting Range	Input Clock Frequency	Baud Rate と Input Clock Frequency の関係
	2.4～32.1 Gbaud ^{*3、*4、*5}	1.2～16.05 GHz	1/2 Clock Input
	25.0～32.1 Gbaud ^{*3}	6.25～8.025 GHz	1/4 Clock Input
	25.0～50.0 Gbaud ^{*4、*5、*6}	6.25～12.50 GHz	1/4 Clock Input
	32.1～58.2 Gbaud ^{*4、*6}	8.025～14.55 GHz	1/4 Clock Input
	32.1～64.2 Gbaud ^{*5、*6}	8.025～16.05 GHz	1/4 Clock Input
	50.0～58.2 Gbaud ^{*4、*7}	6.25～7.275 GHz	1/8 Clock Input
	50.0～64.2 Gbaud ^{*5、*7}	6.25～8.025 GHz	1/8 Clock Input
Offset Setting Range/Step	<p>−1000～+1000 ppm、1 ppm step MU181000A/B 連動時のみ設定可能 ただし、以下のビットレート設定では設定範囲が−1000～0 ppm</p> <p>Clock Output Rate Full Rate 12.500 000 Gbaud、25.000 000 Gbaud</p> <p>Clock Output Rate Half Rate、Quarter Rate 25.000 000 Gbaud、50.000 000 Gbaud</p>		

表 1.3.1-2 ジッタ設定範囲

項目	規格*1										
SJ1 設定範囲	SJ2 Switch が Built-in SJ2 の場合、設定可能な Jitter Amplitude は半分となる。										
SJ1 Clock Output Rate Full Rate 設定時	<p>30 < Baud rate ≤ 32.1 Gbaud, 15 < Baud rate ≤ 17 Gbaud</p>  <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～2000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～200</td> </tr> <tr> <td>1.001M～10M</td> <td>0～16</td> </tr> <tr> <td>10.01M～150M</td> <td>0～1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～2000	100.1k～1M	0～200	1.001M～10M	0～16	10.01M～150M	0～1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～2000										
100.1k～1M	0～200										
1.001M～10M	0～16										
10.01M～150M	0～1										
	<p>17 < Baud rate ≤ 30 Gbaud</p>  <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～2000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～200</td> </tr> <tr> <td>1.001M～10M</td> <td>0～16</td> </tr> <tr> <td>10.01M～250M</td> <td>0～1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～2000	100.1k～1M	0～200	1.001M～10M	0～16	10.01M～250M	0～1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～2000										
100.1k～1M	0～200										
1.001M～10M	0～16										
10.01M～250M	0～1										

*1: MU181000A/B + MU181500B 連動時



表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1										
SJ1 Clock Output Rate Full Rate 設定時 (続き)	<p>8.5 < Baud rate ≤ 15 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～1000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～100</td> </tr> <tr> <td>1.001M～10M</td> <td>0～8</td> </tr> <tr> <td>10.01M～250M</td> <td>0～0.5</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～1000	100.1k～1M	0～100	1.001M～10M	0～8	10.01M～250M	0～0.5
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～1000										
100.1k～1M	0～100										
1.001M～10M	0～8										
10.01M～250M	0～0.5										
	<p>4 < Baud rate ≤ 8.5 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～1000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～100</td> </tr> <tr> <td>1.001M～10M</td> <td>0～8</td> </tr> <tr> <td>10.01M～150M</td> <td>0～0.5</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～1000	100.1k～1M	0～100	1.001M～10M	0～8	10.01M～150M	0～0.5
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～1000										
100.1k～1M	0～100										
1.001M～10M	0～8										
10.01M～150M	0～0.5										

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格 *1										
SJ1 Clock Output Rate Full Rate 設定時 (続き)	<p>2.4 ≤ Baud rate ≤ 4 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～500</td> </tr> <tr> <td>100.1k～1M</td> <td>0～50</td> </tr> <tr> <td>1.001M～10M</td> <td>0～8</td> </tr> <tr> <td>10.01M～100M</td> <td>0～0.5</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～500	100.1k～1M	0～50	1.001M～10M	0～8	10.01M～100M	0～0.5
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～500										
100.1k～1M	0～50										
1.001M～10M	0～8										
10.01M～100M	0～0.5										

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1										
SJ1 Clock Output Rate Half Rate、 Quarter Rate 設定時	<p>60 < Baud rate ≤ 64.2 Gbaud、 30 < Baud rate ≤ 34 Gbaud、 8 < Baud rate ≤ 17 Gbaud</p>  <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～2000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～200</td> </tr> <tr> <td>1.001M～10M</td> <td>0～16</td> </tr> <tr> <td>10.01M～150M</td> <td>0～1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～2000	100.1k～1M	0～200	1.001M～10M	0～16	10.01M～150M	0～1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～2000										
100.1k～1M	0～200										
1.001M～10M	0～16										
10.01M～150M	0～1										
	34 < Baud rate ≤ 60 Gbaud*2、17 < Baud rate ≤ 30 Gbaud										
	 <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～2000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～200</td> </tr> <tr> <td>1.001M～10M</td> <td>0～16</td> </tr> <tr> <td>10.01M～250M*2</td> <td>0～1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～2000	100.1k～1M	0～200	1.001M～10M	0～16	10.01M～250M*2	0～1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～2000										
100.1k～1M	0～200										
1.001M～10M	0～16										
10.01M～250M*2	0～1										

* 2: Operation Baud Rate が 50 ≤ Baud rate ≤ 60 Gbaudかつ表 1.3.1-1 の Clock Output Rate Half Rate、Quarter Rate で Baud Rate と Input Clock Frequency の関係が 1/8 Clock Input に設定されているとき、変調周波数 (Hz) は 10.01M～150M になります。

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格 *1										
SJ1 Clock Output Rate Half Rate、 Quarter Rate 設定時 (続き)	<p>2.4 < Baud rate \leq 8 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～2000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～200</td> </tr> <tr> <td>1.001M～10M</td> <td>0～16</td> </tr> <tr> <td>10.01M～100M</td> <td>0～1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～2000	100.1k～1M	0～200	1.001M～10M	0～16	10.01M～100M	0～1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～2000										
100.1k～1M	0～200										
1.001M～10M	0～16										
10.01M～100M	0～1										
	Baud rate 2.4 Gbaud										
	<table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～100k</td> <td>0～2000</td> </tr> <tr> <td>100.1k～1M</td> <td>0～200</td> </tr> <tr> <td>1.001M～10M</td> <td>0～16</td> </tr> <tr> <td>10.01M～50M</td> <td>0～1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～100k	0～2000	100.1k～1M	0～200	1.001M～10M	0～16	10.01M～50M	0～1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)										
10～100k	0～2000										
100.1k～1M	0～200										
1.001M～10M	0～16										
10.01M～50M	0～1										

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1								
SJ2 設定範囲	SJ2 via MU181000 Clock と Built-in SJ2 とは排他で設定可能								
SJ2 via MU181000 Clock Output Rate Full Rate 設定時	<p>15.000 001 ≤ Baud rate ≤ 32.1 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th><th>ジッタ振幅 (UIp-p)</th></tr> </thead> <tbody> <tr> <td>10～1M</td><td>0～50</td></tr> <tr> <td>1.001M～10M</td><td>0～10</td></tr> <tr> <td>10.01M～250M</td><td>0～0.4</td></tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～50	1.001M～10M	0～10	10.01M～250M	0～0.4
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10～1M	0～50								
1.001M～10M	0～10								
10.01M～250M	0～0.4								
	<p>6.400 001 ≤ Baud rate ≤ 15 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th><th>ジッタ振幅 (UIp-p)</th></tr> </thead> <tbody> <tr> <td>10～1M</td><td>0～40</td></tr> <tr> <td>1.001M～10M</td><td>0～6</td></tr> <tr> <td>10.01M～250M</td><td>0～0.4</td></tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～40	1.001M～10M	0～6	10.01M～250M	0～0.4
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10～1M	0～40								
1.001M～10M	0～6								
10.01M～250M	0～0.4								

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1																
SJ2 via MU181000 Clock Output Rate Full Rate 設定時 (続き)	<p>3.200 001 ≤ Baud rate ≤ 6.25 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～1M</td> <td>0～20</td> </tr> <tr> <td>1.001M～10M</td> <td>0～3</td> </tr> <tr> <td>10.01M～150M</td> <td>0～0.2</td> </tr> </tbody> </table> <p>2.4 ≤ Baud rate ≤ 3.125 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～1M</td> <td>0～10</td> </tr> <tr> <td>1.001M～10M</td> <td>0～1.5</td> </tr> <tr> <td>10.01M～150M</td> <td>0～0.1</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～20	1.001M～10M	0～3	10.01M～150M	0～0.2	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～10	1.001M～10M	0～1.5	10.01M～150M	0～0.1
変調周波数 (Hz)	ジッタ振幅 (UIp-p)																
10～1M	0～20																
1.001M～10M	0～3																
10.01M～150M	0～0.2																
変調周波数 (Hz)	ジッタ振幅 (UIp-p)																
10～1M	0～10																
1.001M～10M	0～1.5																
10.01M～150M	0～0.1																

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1								
SJ2 via MU181000 Clock Output Rate Half Rate、 Quarter Rate 設定時	<p>60.000 001 ≤ Baud rate ≤ 64.2 Gbaud</p> <p>Jitter Amplitude [UIp-p]</p> <p>Modulation Frequency [Hz]</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～1M</td> <td>0～50</td> </tr> <tr> <td>1.001M～10M</td> <td>0～10</td> </tr> <tr> <td>10.01M～250M</td> <td>0～0.544</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～50	1.001M～10M	0～10	10.01M～250M	0～0.544
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10～1M	0～50								
1.001M～10M	0～10								
10.01M～250M	0～0.544								
	<p>30.000 001 ≤ Baud rate ≤ 60.0 Gbaud</p> <p>Jitter Amplitude [UIp-p]</p> <p>Modulation Frequency [Hz]</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10～1M</td> <td>0～50</td> </tr> <tr> <td>1.001M～10M</td> <td>0～10</td> </tr> <tr> <td>10.01M～250M</td> <td>0～0.548</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～50	1.001M～10M	0～10	10.01M～250M	0～0.548
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10～1M	0～50								
1.001M～10M	0～10								
10.01M～250M	0～0.548								

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1								
SJ2 via MU181000 Clock Output Rate Half Rate、 Quarter Rate 設定時 (続き)	<p>12.800001 ≤ Baud rate ≤ 30.0 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10~1M</td> <td>0~50</td> </tr> <tr> <td>1.001M~10M</td> <td>0~10</td> </tr> <tr> <td>10.01M~250M</td> <td>0~0.55</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10~1M	0~50	1.001M~10M	0~10	10.01M~250M	0~0.55
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10~1M	0~50								
1.001M~10M	0~10								
10.01M~250M	0~0.55								
	<p>6.400001 ≤ Baud rate ≤ 12.5 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10~1M</td> <td>0~50</td> </tr> <tr> <td>1.001M~10M</td> <td>0~10</td> </tr> <tr> <td>10.01M~150M</td> <td>0~0.4</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10~1M	0~50	1.001M~10M	0~10	10.01M~150M	0~0.4
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10~1M	0~50								
1.001M~10M	0~10								
10.01M~150M	0~0.4								

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1								
SJ2 via MU181000 Clock Output Rate Half Rate、 Quarter Rate 設定時 (続き)	<p>3.600001 ≤ Baud rate ≤ 6.25 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th><th>ジッタ振幅 (UIp-p)</th></tr> </thead> <tbody> <tr> <td>10～1M</td><td>0～25</td></tr> <tr> <td>1.001M～10M</td><td>0～5</td></tr> <tr> <td>10.01M～150M</td><td>0～0.2</td></tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～25	1.001M～10M	0～5	10.01M～150M	0～0.2
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10～1M	0～25								
1.001M～10M	0～5								
10.01M～150M	0～0.2								
	<p>3.200001 < Baud rate ≤ 3.6 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th><th>ジッタ振幅 (UIp-p)</th></tr> </thead> <tbody> <tr> <td>10～1M</td><td>0～25</td></tr> <tr> <td>1.001M～10M</td><td>0～5</td></tr> <tr> <td>10.01M～100M</td><td>0～0.2</td></tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10～1M	0～25	1.001M～10M	0～5	10.01M～100M	0～0.2
変調周波数 (Hz)	ジッタ振幅 (UIp-p)								
10～1M	0～25								
1.001M～10M	0～5								
10.01M～100M	0～0.2								

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格*1						
SJ2 via MU181000 Clock Output Rate Half Rate、 Quarter Rate 設定時 (続き)	<p>2.4 ≤ Baud rate ≤ 3.125 Gbaud</p> <p>Jitter Amplitude [UIp-p]</p> <p>Modulation Frequency [Hz]</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ振幅 (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10~1M</td> <td>0~12.4</td> </tr> <tr> <td>1.001M~10M</td> <td>0~2.5</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ振幅 (UIp-p)	10~1M	0~12.4	1.001M~10M	0~2.5
変調周波数 (Hz)	ジッタ振幅 (UIp-p)						
10~1M	0~12.4						
1.001M~10M	0~2.5						

表 1.3.1-2 ジッタ設定範囲 (続き)

項目	規格 ^{*1}	
Built-in SJ2 Clock Output Rate Full Rate 設定時	15 < Baud rate ≤ 32.1 Gbaud	
	変調周波数 (Hz)	ジッタ振幅 (UIp-p)
	33k	0~1000
	87M	0~0.5
	100M	0~0.5
	210M	0~0.2
Built-in SJ2 Clock Output Rate Half Rate、 Quarter Rate 設定時	4 < Baud rate ≤ 15 Gbaud	
	変調周波数 (Hz)	ジッタ振幅 (UIp-p)
	33k	0~500
	87M	0~0.25
	100M	0~0.25
	210M	0~0.1
	2.4 ≤ Baud rate ≤ 4 Gbaud	
	変調周波数 (Hz)	ジッタ振幅 (UIp-p)
	33k	0~500
	87M	0~0.25
	100M	0~0.25
	8 < Baud rate ≤ 64.2 Gbaud	
	変調周波数 (Hz)	ジッタ振幅 (UIp-p)
	33k	0~1000
	87M	0~0.5
	100M	0~0.5
	210M	0~0.2
	2.4 < Baud rate ≤ 8 Gbaud	
	変調周波数 (Hz)	ジッタ振幅 (UIp-p)
	33k	0~1000
	87M	0~0.5
	100M	0~0.5
	Baud rate 2.4 Gbaud	
	変調周波数 (Hz)	ジッタ振幅 (UIp-p)
	33k	0~1000

表 1.3.1-3 Ext Clock Input

項目	規格
入力数	1 (Single-Ended)
周波数	1.2~16.05 GHz
振幅	0.3~1.0 Vp-p (-6.5~+4.0 dBm)
終端	50 Ω、AC Coupling
コネクタ	SMA コネクタ (f.)

表 1.3.1-4 Aux Input

項目	規格
入力数	1 (Single-Ended)
Variation	Error Injection、Burst、Unit Sync
最小パルス幅	データレートの 1/256
入力レベル	<ul style="list-style-type: none"> • 0/-1 V (H: -0.25~0.05 V, L: -1.1~-0.8 V) • 0/-0.5 V (H: -0.05~0.05 V, L: -0.55~-0.45 V) • Vth 0 V (入力振幅 0.5~1.0 Vp-p) いずれか選択
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

表 1.3.1-5 Aux Output

項目	規格
出力数	2 (Differential)
出力 ON/OFF	ON/OFF 切り替え有り
Variation	1/n Clock (n = 8, 12, 16, 20...1020, 1024)、Pattern Sync、Burst Out2
Pattern Sync PRBS、PRGM	Position: 1~(Pattern Length' と 256 の最小公倍数 - 263)、8 step Pattern Length' は Pattern Length が 1023 以下のとき、1024 以上になるよう に整数倍した値
Burst Out2 バーストリガディレイ パルス幅	0~(Burst Cycle - 256) bits、8 bits step 16~(Burst Cycle - 256) bits、8 bits step
出力レベル	0/-0.6 V (H: -0.25~0.05 V, L: -0.80~-0.45 V)
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

表 1.3.1-6 ゲート出力

項目	規格
出力数	1 (Single-Ended)
出力 ON/OFF	ON/OFF 切り替え有り
Variation	Burst、Repeat
Burst	Burst Output バーストリガディレイ 0～(Burst Cycle - 256) bits、8 bits step イネーブルパルス幅 16～(Burst Cycle - 256) bits、8 bits step 出力レベル 0/-1 V (H: -0.25～0.05 V、L: -1.25～-0.8 V)*
Repeat	Timing Signal Output タイミング信号周期 INT ($\frac{\text{Pattern length}'}{256}$) × 256 タイミング信号ディレイ 0～(Pattern Length' と 256 の最小公倍数 - 256) ただし、最大 68 719 476 480 bits、8 bits step Pattern Length' は Pattern Length が 1023 以下のとき、1024 以上になる ように整数倍した値 タイミング信号パルス幅 256～(Pattern Length' と 256 の最小公倍数 - 256) ただし、最大 68 719 476 480 bits、8 bits step Pattern Length' は Pattern Length が 1023 以下のとき、1024 以上になる ように整数倍した値 出力レベル 0/-1 V (H: -0.25～0.05 V、L: -1.25～-0.8 V)*
Unit Sync Output	Unit Sync 設定時にタイミング信号を出力する。
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

*: L: Output Enable、H: Output Disable

表 1.3.1-7 パターン発生

項目	規格
PRBS	Pattern Length $2^n - 1$ (n = 7、9、10、11、13、15、20、23、31) Mark Ratio 1/2 (論理反転により 1/2INV が可能) PRBS generator polynomial n = 7: $1 + X^6 + X^7$ n = 9: $1 + X^5 + X^9$ n = 10: $1 + X^7 + X^{10}$ n = 11: $1 + X^9 + X^{11}$ n = 13: $1 + X + X^2 + X^{12} + X^{13}$ n = 15: $1 + X^{14} + X^{15}$ n = 20: $1 + X^3 + X^{20}$ n = 23: $1 + X^{18} + X^{23}$ n = 31: $1 + X^{28} + X^{31}$ PRBS Inversion PAM4 モード時のみ設定可能 PRBS の論理反転を MSB/LSB それぞれ独立に設定可能

表 1.3.1-7 パターン発生 (続き)

項目	規格
Zero-Substitution	NRZ モード時のみ
Additional bit	0 bit、1 bit
Pattern Length	2^n または $2^n - 1$ ($n = 7, 9, 10, 11, 15, 20, 23$)
開始位置	“0”が最も長く連續するビット位置の次のビットから置換
Zero-Length	1～(Pattern Length – 1) bits “0”置換後の次ビットが“0”的場合は、“1”に置換します。
Data データ長	NRZ: 2～268 435 456 bits、1 bit step PAM4: 2～268 435 456 symbols、1 symbol step
Bit Shift	PAM4 モード時のみ設定可能 MSB のビット位相を±256 bit (1 bit step) で制御可能
PAM4 Standard Pattern CEI IEEE InfiniBand Fibre Channel RS-FEC	PAM4 モードの規格準拠パターン QPRBS13-CEI、QPRBS31-CEI IEEE802.3bs/cd: PRBS13Q、PRBS31Q、SSPRQ、Square Wave IEEE802.3bj: QPRBS13、JP03A、JP03B、Transmitter Linearity PRBS13Q (InfiniBand)、PRBS23Q、PRBS31Q (InfiniBand) PRBS31Q (Fibre Channel) オプション z42 実装時 RS-FEC Scrambled Idle 50G 1Lane、 RS FEC Scrambled Idle 100G 1Lane、 RS FEC-Int Scrambled Idle 100G 1Lane、 RS FEC Scrambled Idle 100G 2Lanes、 RS-FEC Scrambled Idle 200G 2Lanes、 RS-FEC Scrambled Idle 200G 4Lanes、 RS-FEC Scrambled Idle 400G 4Lanes、 RS-FEC Scrambled Idle 400G 8Lanes
PCIe	CP in 1b/1b Encoding for PCIe6 MCP in 1b/1b Encoding for PCIe6 Jitter Measurement Pattern in 1b/1b Encoding for PCIe6 High Swing Toggle Pattern in 1b/1b Encoding for PCIe6 Low Swing Toggle Pattern 1b/1b Encoding for PCIe6 Jitter Calibration Pattern for PCIe6 Preset Calibration Pattern for PCIe6

表 1.3.1-7 パターン発生 (続き)

項目	規格
NRZ Standard Pattern	NRZ モードの規格準拠パターン
CEI	SSPR
RS-FEC	オプション z42 実装時 RS-FEC Scrambled Idle 25G 1Lane、 RS-FEC Scrambled Idle 50G 2Lanes RS(544, 514)、 RS-FEC Scrambled Idle 100G 4Lanes、 RS-FEC Scrambled Idle 100G 4Lanes RS(544, 514)
PCIe	CP in 8b/10b Encoding for PCIe1 MCP in 8b/10b Encoding for PCIe1 Jitter Calibration Pattern for PCIe1 Preset Calibration Pattern for PCIe1 CP in 8b/10b Encoding for PCIe2 MCP in 8b/10b Encoding for PCIe2 Jitter Calibration Pattern for PCIe2 Preset Calibration Pattern for PCIe2 CP in 128b/130b Encoding for PCIe3 MCP in 128b/130b Encoding for PCIe3 Jitter Calibration Pattern for PCIe3 Preset Calibration Pattern for PCIe3 CP in 128b/130b Encoding for PCIe4 MCP in 128b/130b Encoding for PCIe4 Jitter Calibration Pattern for PCIe4 Preset Calibration Pattern for PCIe4 CP in 128b/130b Encoding for PCIe5 MCP in 128b/130b Encoding for PCIe5 Jitter Calibration Pattern for PCIe5 Preset Calibration Pattern for PCIe5

表 1.3.1-8 パターンシーケンス

項目	規格
Sequence	Repeat、Burst
Repeat	連続パターン
Burst	Coding が NRZ のときのみ有効
Source	Internal、External-Trigger (Aux Input)、External-Enable (Aux Input)
Data Sequence	Restart、Consecutive、Continuous
Enable Period	Internal: 12 800～2 147 483 136 bits、256 bits step External-Trigger、External-Enable: 12 800～2 147 483 648 bits、256 bits step
Burst Cycle	25 600～2 147 483 648 bits、1024 bits step

表 1.3.1-9 コーディング

項目	規格
Coding	NRZ、PAM4
NRZ	Normal、Invert
PAM4 Gray Coding	ON、OFF
PAM4 Precoding (1/(1+D) mod 4)*	ON、OFF
Delay Symbol	ON、OFF
SKP	No SKP、SKPx1、SKPx2
Preset	P0、P1、P2、P3、P4、P5、P6、P7、P8、P9、P10
SRIS	ON、OFF
EIEOS	ON

*: (1/(1+D) mod 4) は IEEE802.3 規定の生成多項式

表 1.3.1-10 エラー付加

項目	規格
Type	Bit、Error on MSB、Error on LSB、Error on LSB&MSB、RS-FEC Symbol Error*
Bit	Coding が NRZ のときのみ設定可能
Source	Internal、External-Trigger (Rise edge trigger)、External-Disable (L: Disable)
Error Variation	Repeat、Single、(Source External-Trigger 時は Variation の選択不可)
Error Rate	*E-n (* = 1～9、n = 3～12)。上限は 3.0E-3
Error Route	Select 1～32、Scan
Bit/Burst	Bit、Burst 切り替え
Burst Length	1～256、1 step

*: オプション z42 実装時

表 1.3.1-10 エラー付加 (続き)

項目	規格
RS-FEC Symbol Error	Coding が NRZ、PAM4 どちらでも設定可能* PAM4 のときは、PAM4 の信号が 1 レベルだけ変化するようにエラーが挿入される。 NRZ: 10 ビット間隔でエラーを挿入する。 PAM4: 10 PAM4 Symbol または 20 PAM4 Symbol 間隔でエラーを挿入する。
FEC Standard	Coding が NRZ のとき RS-FEC Scrambled Idle 25G 1Lane, RS-FEC Scrambled Idle 50G 2Lanes RS(544,514), RS-FEC Scrambled Idle 100G 4Lanes, RS-FEC Scrambled Idle 100G 4Lanes RS(544,514) Coding が PAM4 のとき RS-FEC Scrambled Idle 50G 1Lane, RS-FEC Scrambled Idle 100G 1Lane, RS-FEC-Int Scrambled Idle 100G 1Lane, RS-FEC Scrambled Idle 100G 2Lanes, RS-FEC Scrambled Idle 200G 2Lanes, RS-FEC Scrambled Idle 200G 4Lanes, RS-FEC Scrambled Idle 400G 4Lanes, RS-FEC Scrambled Idle 400G 8Lanes
Source	Internal、External-Trigger (Rise edge trigger)、External-Disable (L-Disable)
Error Variation	Repeat、Single (Source External-Trigger 時は Variation の選択不可)
Symbol Error per Codeword	1~20: Coding が NRZ のとき 1~20: Coding が PAM4 のとき
Total BER for All Lane	*E-n (* = 1~9、n = 3~12)。上限は 3.0E-3 Symbol Error per Codeword の値に応じてエラー付加範囲が変わります。
BER for One Lane/ SER for One Lane	*E-n (* = 1~9、n = 3~12)。上限は 9.0E-3 Symbol Error per Codeword の値に応じてエラー付加範囲が変わります。

表 1.3.1-10 エラー付加 (続き)

項目	規格
RS-FEC Symbol Error (続き)	<p>Error Addition Method</p> <p>Type1: Level 0 → Level 1、Level 1 → Level 2、 Level 2 → Level 3、Level 3 → Level 2</p> <p>Type2: Level 0 → Level 1、Level 1 → Level 2、 Level 2 → Level 1、Level 3 → Level 2</p> <p>Type3: Level 0 → Level 1、Level 1 → Level 0、 Level 2 → Level 1、Level 3 → Level 2</p> <p>Type4: Level 0 → Level 1、 Level 1 → Level 0 or Level 2、 Level 2 → Level 1 or Level 3、 Level 3 → Level 2</p> <p>MSB Only: Level 0 → Level 2、Level 1 → Level 3、 Level 2 → Level 0、Level 3 → Level 1</p> <p>LSB Only: Level 0 → Level 1、Level 1 → Level 0、 Level 2 → Level 3、Level 3 → Level 2</p> <p>MSB or LSB: Level 0 → Level 1 or Level 2、 Level 1 → Level 0 or Level 3、 Level 2 → Level 0 or Level 3、 Level 3 → Level 1 or Level 2</p> <p>MSB and LSB: Level 0 → Level 3、Level 1 → Level 2、 Level 2 → Level 1、Level 3 → Level 0</p>

表 1.3.1-10 エラー付加 (続き)

項目	規格
Error on MSB	設定した Symbol Error を付加する。 Coding が PAM4 のときのみ設定可能 MSB のみにエラーが入る。
Source	Internal、External-Trigger (Rise edge trigger)、External-Disable (L: Disable)
Error Variation	Repeat、Single (Source External-Trigger 時は Variation の選択不可)
Symbol Error Rate	*E-n (* = 1~9、n = 3~12)。上限は 3.0E-3
Symbol/Burst	Symbol、Burst 切り替え
Burst Length	1~256、1 step
Error on LSB	設定した Symbol Error を付加する。 Coding が PAM4 のときのみ設定可能 LSB のみにエラーが入る。
Source	Internal、External-Trigger (Rise edge trigger)、External-Disable (L: Disable)
Error Variation	Repeat、Single (Source External-Trigger 時は Variation の選択不可)
Symbol Error Rate	*E-n (* = 1~9、n = 3~12)。上限は 3.0E-3
Symbol/Burst	Symbol、Burst 切り替え
Burst Length	1~256、1 step

表 1.3.1-10 エラー付加 (続き)

項目	規格
Error on LSB&MSB	設定した Symbol Error を付加する。 Coding が PAM4 のときのみ設定可能 PAM4 の信号が 1 レベルだけ変化するようにエラーが挿入される。
Source	Internal、External-Trigger (Rise edge trigger)、External-Disable (L: Disable)
Error Variation	Repeat、Single (Source External-Trigger 時は Variation の選択不可)
Symbol Error Rate	*E-n (* = 1~9, n = 3~12)。上限は 3.0E-3
Symbol/Burst	Symbol、Burst 切り替え
Burst Length	1~256、1 step
Error Addition Method	Type1: Level 0 → Level 1、Level 1 → Level 2、 Level 2 → Level 3、Level 3 → Level 2 Type2: Level 0 → Level 1、Level 1 → Level 2、 Level 2 → Level 1、Level 3 → Level 2 Type3: Level 0 → Level 1、Level 1 → Level 0、 Level 2 → Level 1、Level 3 → Level 2 Type4: Level 0 → Level 1、 Level 1 → Level 0 or Level 2、 Level 2 → Level 1 or Level 3、 Level 3 → Level 2 MSB Only: Level 0 → Level 2、Level 1 → Level 3、 Level 2 → Level 0、Level 3 → Level 1 LSB Only: Level 0 → Level 1、Level 1 → Level 0、 Level 2 → Level 3、Level 3 → Level 2 MSB or LSB: Level 0 → Level 1 or Level 2、 Level 1 → Level 0 or Level 3、 Level 2 → Level 0 or Level 3、 Level 3 → Level 1 or Level 2 MSB and LSB: Level 0 → Level 3、Level 1 → Level 2、 Level 2 → Level 1、Level 3 → Level 0

表 1.3.1-11 データ出力

項目	規格 ^{*1}
出力数 Waveform	2 (Data、XData) 個別設定不可 NRZ、PAM4
NRZ Eye Amplitude Setting Range Accuracy	NRZ: 70~800 mVp-p、2 mV step (Single-Ended) J1789A 使用時: ±35 mV ±12 % (Single-Ended) ^{*2} J1790A 使用時: ±35 mV ±12 % (Single-Ended) ^{*3、*4、*5}
PAM4 Eye Amplitude PAM4 (0/3 Level) Setting Range PAM4 (0/3 Level) Accuracy PAM4 (0/1、1/2、2/3 Level) 独立可変機能 PAM4 (0/1、1/2、2/3 Level) Setting Range PAM4 (0/1、1/2、2/3 Level) Accuracy	PAM4(0/3 Level): 70~800 mVp-p、1 mV step (Single-Ended) ^{*6} J1789A 使用時: ±35 mV ±12 % of Amplitude ^{*2、*7} J1790A 使用時: ±35 mV ±12 % of Amplitude ^{*3、*4、*5、*7} 有り、20~50 %、1 mV Step (Eye 振幅換算) (PAM4 Amplitude 0/3 レベルを 100 %とする) PAM4(0/1 Level): 23~266 mVp-p、1 mV step (Single-Ended) PAM4(1/2 Level): 24~268 mVp-p、1 mV step (Single-Ended) PAM4(2/3 Level): 23~266 mVp-p、1 mV step (Single-Ended) J1789A 使用時: ±35 mV ±12 % of Amplitude ^{*8} J1790A 使用時: ±35 mV ±12 % of Amplitude ^{*9、*10、*11}
Offset Setting Range Accuracy	-2.0-Eye Amplitude/2~+3.3-Eye Amplitude/2 Vth、 1 mV step (Single-Ended) ±65 mV ±10 % of offset (Vth) ± (Eye Amplitude Accuracy / 2) (オプション x11 実装時の Emphasis 設定時は除く) (PAM4 設定時は PAM4 Amplitude (3/2、2/1、1/0) の振幅均等 33 % 設定時)
Cross Point	Typ. 50 % (固定)
Tr/Tf	J1789A 使用時: Typ. 9 ps (20-80 %) ^{*12} Typ. 8.5 ps (20-80 %) ^{*13} J1790A 使用時: Typ. 9.5 ps (20-80 %) ^{*12} Typ. 8.8 ps (20-80 %) ^{*13}

* 1: 記載がない限り、PRBS2³¹-1、Mark Ratio 1/2、Cross Point 50 %にて規定

応用部品 J1789A または J1790A、およびサンプリングオシロスコープ帯域 70 GHz で観測したときの値

* 2: Setting Range ≤ 700 mVp-p

* 3: Setting Range ≤ 700 mVp-p
(≤ 32.1 Gbit/s、オプション 001、002、y12、003、y13、y23 実装時)

- * 4: Setting Range $\leq 600 \text{ mVp-p}$
 $(\leq 58.2 \text{ Gbit/s, オプション 002, y12, 003, y13, y23 実装時})$
- * 5: Setting Range $\leq 550 \text{ mVp-p}$
 $(\leq 64.2 \text{ Gbit/s, オプション 003, y13, y23 実装時})$
- * 6: PAM4 出力信号を ED に直接入力したときにエラーフリーとなる下限設定振幅は、使用する ED の性能に依存する。
 ED として MP1862A を使用した場合のエラーフリーとなる下限設定振幅（参考データ）は、次のとおりです。
 - 125 mV (0/3 Level, $\leq 32.1 \text{ Gbaud}$, オプション 001 実装時)
 - 250 mV (0/3 Level, $\leq 58.2 \text{ Gbaud}$, オプション 002, y12, オプション 003 y13, y23 実装時)
 Pattern: PRBS15, 20~30 °C (温度一定) にて
- * 7: Single-Ended, PAM4 0/3 Level, PAM4 Amplitude (3/2, 2/1, 1/0) の振幅均等 33 % 設定時
- * 8: Setting Range $\leq 234 \text{ mVp-p}$, Single-Ended, Upper, Middle, Lower それぞれの振幅レベルにおいて
- * 9: Setting Range $\leq 234 \text{ mVp-p}$, Single-Ended, Upper, Middle, Lower それぞれの振幅レベルにおいて
 $(\leq 32.1 \text{ Gbit/s, オプション 001, 002, y12, 003, y13, y23 実装時})$
- * 10: Setting Range $\leq 200 \text{ mVp-p}$, Single-Ended, Upper, Middle, Lower それぞれの振幅レベルにおいて
 $(\leq 58.2 \text{ Gbit/s, オプション 002, y12, 003, y13, y23 実装時})$
- * 11: Setting Range $\leq 184 \text{ mVp-p}$, Single-Ended, Upper, Middle, Lower それぞれの振幅レベルにおいて、J1790A (0.8 m) 同軸ケーブル使用時
 $(\leq 64.2 \text{ Gbit/s, オプション 003, y13, y23 実装時})$
- * 12: NRZ, 32.1 Gbit/s, Eye Amplitude 0.5 Vp-p (Single-Ended), NRZ で Emphasis が Off の場合のみ
- * 13: NRZ, 58.2 Gbit/s (オプション 002, y12, 実装時), 64.2 Gbit/s (オプション 003, y13, y23 実装時), Eye Amplitude 0.5 Vp-p (Single-Ended), NRZ で Emphasis が Off の場合のみ

表 1.3.1-11 データ出力 (続き)

項目	規格*1
Half Period Jitter	
Setting Range	-20.0～+20.0、0.1 step
Accuracy	Typ. ±0.04 UI*14
Jitter 測定条件	NRZ、 Bit rate 32.1 Gbit/s (オプション 001 実装時)、 58.2 Gbit/s (オプション 002、y12 実装時)、 64.2 Gbit/s (オプション 003、y13、y23 実装時) Eye Amplitude 0.5 Vp-p (Single-Ended) 20～30 °C (温度一定) にて、残留ジッタ < 200 fs (RMS)、帯域 70 GHz の サンプリングオシロスコープを使用して測定
Peak-to-Peak Jitter	Typ. 6 ps p-p (測定カウント 30)
Jitter RMS	Typ. 600 fs rms (測定カウント 30)
Intrinsic RJ (RMS)	Typ. 170 fs (1, 0 繰り返しパターン)*15
Waveform Distortion (0-peak)	Typ. ±110 mV*16
PAM4 Level Separation Mismatch Ratio (R_{LM})	0.95 (min.)*17
PAM4 Signal to noise and distortion ratio (SNDR)	33 dB (min.)*18、*19
電気 TDECQ	0.9 dB*20
Output ON/OFF	ON/OFF 切り替え有り
Data / XData Skew	±1 ps ケーブル誤差含まず
終端	AC、DC 切り替え DC 時 GND、-2V、+1.3V、+3.3V、Open (LVDS)、50 Ω
コネクタ	Vコネクタ (f.)

*14: 2.4、8、16、26.5625、32.1 Gbit/s (オプション 001 実装時)、
2.4、8、16、26.5625、32.1、40、53.125、58.2 Gbit/s (オプション 002、
y12 実装時)
2.4、8、16、26.5625、32.1、40、53.125、58.2、64.2 Gbit/s (オプション
003、y13、y23 実装時)、Eye Amplitude 0.5 Vp-p (Single-Ended)

*15: NRZ、Bit rate 58.2 Gbit/s (オプション 002、y12 実装時)、
64.2 Gbit/s (オプション 003、y13、y23 実装時)

*16: NRZ、Bit rate 32.1 Gbit/s (オプション 001 実装時)、
58.2 Gbit/s (オプション 002、y12 実装時)、
64.2 Gbit/s (オプション 003、y13、y23 実装時)
Eye Amplitude 0.5 Vp-p (Single-Ended)

- * 17: PAM4、26.5625 Gbaud (オプション 001 実装時)、
53.125 Gbaud (オプション 002、y12、003、y13、y23 実装時)、
1.0 Vp-p (Differential)、IEEE P802.3bs の算出方法を参照
- * 18: PAM4、26.5625 Gbaud (オプション 001 実装時)、
53.125 Gbaud (オプション 002、y12、003、y13、y23 実装時)、
1.0 Vp-p (Differential)、IEEE P802.3cd の算出方法を参照
- * 19: サンプリングオシロスコープ帯域 60 GHz
- * 20: 26.5625 Gbaud (オプション 001 実装時)、
53.125 Gbaud (オプション 002、y12、003、y13、y23 実装時)、
イコライザ使用、Single、Pattern: SSPRQ

表 1.3.1-11 データ出力 (続き)


項目	規格*1
Offset 基準	Vth
Level Guard	Amplitude、Voh、Vol の設定可能
External ATT Factor	-40~0 dB、0.1 dB step 固定アンテナを接続した場合に、固定アンテナ経由で出力される信号の振幅とオフセットを表示
Emphasis	オプション x11 実装時
Emphasis Tap	4 (1post-cursor、2pre-cursor) 4 Tap パラメータは Upper、Middle、Lower Eye すべての Eye において同じ値となる。つまり Upper、Middle、Lower Eye の 4 Tap パラメータは独立して操作することはできない。
Cursor Setting Range/Step	-20~+20 dB、0.01 dB step (Post-Cursor: $20\log_{10}Va/Vb$ 、Pre-Cursor: $20\log_{10}Vc/Vb$)
	 <p>ただし、最大振幅は Setting Range of Emphasis Peak Voltage の制約を受ける。</p>
Accuracy	Typ. ±1 dB (16 Gbaud、Amplitude 0.5 Vp-p (Single-Ended)、De-Emphasis、Pre-Cursor1=6 dB、Post Cursor1=3.5 dB にて)
Setting Range of Emphasis Peak Voltage	70~800 mVp-p (Single-Ended)
Emphasis ON/OFF	ON/OFF 切り替え有り

表 1.3.1-11 データ出力 (続き)


項目	規格 ^{*1}
Channel Emulator ^{*21, *22}	Normal: PPG 出力 Data 信号に、読み込み S パラメータ相当の伝送路を接続した波形をエミュレートして出力する。 Inverse: PPG 出力 Data 信号に、読み込み S パラメータ相当の伝送路の逆特性をエミュレートして出力する。
Response	Normal, Inverse
S-Parameter file	S2P ファイル (拡張子“*.s2p”)、S4P ファイル (拡張子“*.s4p”) MS4640B Series ベクトルネットワークアナライザ の出力ファイルに対応
Channel Emulator ON/OFF	ON/OFF 切り替え有り
Gain Adjust	Response が Normal のとき、指定した周波数においてエミュレートする損失量と読み込んだ S パラメータファイルの損失量を合わせこむ。 0GHz, 1GHz, Nyquist Frequency 切り替え
Adjustable ISI ^{*21}	PPG 出力 Data 信号に、ISI を発生させるチャネルの損失を設定、そのエミュレート波形を出力する。
Loss Channel	MU196020A と以下のどれかを組み合わせて使用可能 Not Specified: 外部の Loss チャネルボードとの組み合わせ J1800A×1 Short Channel: 応用部品 J1800A 1 枚との組み合わせ J1800A×2 Middle Channel: 応用部品 J1800A 2 枚との組み合わせ J1800A×3 Long Channel: 応用部品 J1800A 3 枚との組み合わせ J1758A: 応用部品 J1758A との組み合わせ MU195050A Noise: MU195050A Noise Module との組み合わせ
Frequency	Insertion Loss を設定できるのは、Nyquist および 1/2 Nyquist Frequency
Insertion Loss	Nyquist Frequency と 1/2 Nyquist Frequency における、Loss Channel で選択した損失量と Tuning Insertion Loss の設定値を足し合せた絶対損失を表示する。
Tuning Insertion Loss	Loss Channel の損失値からの相対損失量を設定可能 -8.00~8.00 dB、0.01 dB step、Nyquist Frequency -8.00~8.00 dB、0.01 dB step、1/2 Nyquist Frequency
Insertion Loss Accuracy	±1.0 dB Nominal @Nyquist Frequency 6 dB、1、0 繰り返しパターン ^{*23, *25, *26} ±1.5 dB Nominal @ Nyquist Frequency 6 dB、1、0 繰り返しパターン ^{*24, *25, *26} ±1.0 dB Nominal @1/2 Nyquist Frequency 3 dB、1、1、0、0 繰り返しパターン ^{*23, *25, *26} ±1.5 dB Nominal @1/2 Nyquist Frequency 3 dB、1、1、0、0 繰り返しパターン ^{*24, *25, *26}
Adjustable ISI ON/OFF	ON/OFF 切り替え有り

*21: オプション x40 実装時

* 22: 伝送路の損失を補償する目的での使用を想定する。

補正可能な挿入損失の代表的な限界値を次のグラフに示します。

S-Parameter ファイルからエミュレートされたすべての応答がこのグラフの特性と同様に補償されることを保証するものではありません。



* 23: Baud Rate 26.6 Gbaud (オプション 001、002、y12、003、y13、y23 実装時)

* 24: Baud Rate 53.1 Gbaud (オプション 002、y12、003、y13、y23 実装時)

* 25: Eye Amplitude 0.5 Vp-p、各スペクトラムにて、20~30 °C (温度一定) にて規定

* 26: Insertion Loss を、6 dB@Nyquist Frequency、3 dB@1/2 Nyquist Frequency に設定したときの Insertion Loss Accuracy 周波数特性は以下のようになります。




表 1.3.1-12 クロック出力

項目	規格*
周波数	
Full Rate	Operation Baud Rate = Clock Output Frequency 2.4~32.1 GHz (オプション 001)
Half Rate	Operation Baud Rate = (Clock Output Frequency) × 2 1.2~16.05 GHz (オプション 001) 1.2~29.1 GHz (オプション 002、y12 実装時) 1.2~32.1 GHz (オプション 003、y13、y23 実装時)
Quarter Rate	Operation Baud Rate = (Clock Output Frequency) × 4 0.6~8.025 GHz (オプション 001) 0.6~14.55 GHz (オプション 002、y12 実装時) 0.6~16.05 GHz (オプション 003、y13、y23 実装時)
出力数	1
振幅	Min. 0.3 Vp-p、Max. 1.0 Vp-p (Output Frequency ≤ 16.05 GHz) Min. 0.4 Vp-p、Max. 1.0 Vp-p (Output Frequency > 16.05 GHz)
出力制御	ON、OFF 切り替え有り
終端	50 Ω、AC Coupling
コネクタ	K コネクタ (f.)

*: 応用部品 J1439A およびサンプリングオシロスコープ帯域 70 GHz で観測したときの値

表 1.3.1-13 データディレイ*¹

項目	規格
位相設定範囲	-1000~+1000 mUI、2 mUI step
確度	±50 mUIp-p ^{*2、*3、*4} ±100 mUIp-p ^{*2、*3、*5}
mUI-ps 変換	有り (内部的に ps 換算)
Calibration	有り (ジッタ無変調時)
Calibration 推奨表示	次のどちらかの状態になったときに画面に表示 <ul style="list-style-type: none"> • 1/1 Clock の周波数が±250 kHz 変化したとき • 機器周囲温度が±5 °C 変化した場合

*1: オプション x30 実装時

*2: 残留ジッタ < 200 fs (RMS) のオシロスコープを使用して測定、振幅設定一定にて

*3: 代表値

*4: Baud rate ≤ 32.1 Gbaud

*5: Baud rate > 32.1 Gbaud

表 1.3.1-14 ジッタ耐力

項目	規格																					
ジッタ耐力	<p>NRZ 出力時、 ピットレート: 32.1 Gbit/s (オプション 001) 58.2 Gbit/s (オプション 002、y12 実装時) 64.2 Gbit/s (オプション 003、y13、y23 実装時) パターン: PRBS2³¹-1 MU181500B により SSC を 33 kHz 5300 ppm、0.3 UI の RJ を同時に印加可能。 MU196040A (32.1 Gbit/s)、または MP1862A + MU183040B (58.2 Gbit/s、64.2 Gbit/s) とのループバック接続、20~30 °C (温度一定) にて RJ + BUJ > 0.5 UIp-p、または SJ1 + Built-in SJ2 + RJ + BUJ > 規格値 + 0.3 UIp-p のとき、MU181500B の画面が Overload 表示となる。 Bit rate による最大印加可能量の詳細は「表 1.3.1-2 ジッタ設定範囲」を参照。</p> <p>32.1 Gbit/s</p> <table border="1"> <thead> <tr> <th>変調周波数 [Hz]</th> <th>最大印加可能量 [UIp-p]</th> <th>規格値 [UIp-p]</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>7 500</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>100 000</td> <td>2 000</td> <td>150</td> </tr> <tr> <td>1 000 000</td> <td>200</td> <td>15</td> </tr> <tr> <td>10 000 000</td> <td>16</td> <td>1</td> </tr> <tr> <td>250 000 000</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]	10	2 000	2 000	7 500	2 000	2 000	100 000	2 000	150	1 000 000	200	15	10 000 000	16	1	250 000 000	1	1
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]																				
10	2 000	2 000																				
7 500	2 000	2 000																				
100 000	2 000	150																				
1 000 000	200	15																				
10 000 000	16	1																				
250 000 000	1	1																				

表 1.3.1-14 ジッタ耐力 (続き)

項目	規格																					
ジッタ耐力 (続き)	58.2 Gbit/s、64.2 Gbit/s																					
	<table border="1"> <thead> <tr> <th>変調周波数 [Hz]</th> <th>最大印加可能量 [UIp-p]</th> <th>規格値 [UIp-p]</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>2 000</td> <td>1 000</td> </tr> <tr> <td>7 500</td> <td>2 000</td> <td>1 000</td> </tr> <tr> <td>100 000</td> <td>2 000</td> <td>75</td> </tr> <tr> <td>1 000 000</td> <td>200</td> <td>7.5</td> </tr> <tr> <td>10 000 000</td> <td>16</td> <td>0.5</td> </tr> <tr> <td>250 000 000</td> <td>1</td> <td>0.5</td> </tr> </tbody> </table>	変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]	10	2 000	1 000	7 500	2 000	1 000	100 000	2 000	75	1 000 000	200	7.5	10 000 000	16	0.5	250 000 000	1	0.5
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]																				
10	2 000	1 000																				
7 500	2 000	1 000																				
100 000	2 000	75																				
1 000 000	200	7.5																				
10 000 000	16	0.5																				
250 000 000	1	0.5																				

表 1.3.1-15 マルチチャネル動作^{*1}

項目	規格
モジュール間同期設定	<p>複数モジュール間のパターン発生タイミングの同期をとる機能^{*2、*3、*4、*5、*6}</p> <p>Baud Rate \leq 32.1 Gbaud: 1 UI 未満の精度でビット発生タイミングをそろえて発生可能</p> <p>Baud Rate $>$ 32.1 Gbaud: 5 UI 未満の精度でビット発生タイミングをそろえて発生可能</p>
Inter-Module 2ch Combination	<p>NRZ のときのみ設定可能</p> <p>モジュール間で先頭ビット発生タイミングをそろえた信号を発生 かつ</p> <p>モジュール間で発生ビットパターンをビットインターリーブして発生</p> <p>Slot1</p> <p>Slot2</p>
Inter-Module CH Synchronization	<p>モジュール間で先頭ビット発生タイミングをそろえた信号を発生</p> <p>Slot1</p> <p>Slot2, 3, 4</p>

*1: オプション x30 および x50 実装時

*2: 以下のオプションが同期対象のモジュールで同一であること。

オプション 001

オプション 002 または y12

オプション 003、y13、または y23









*3: スロット 1～2: Inter-Module 2ch Combination (NRZ のみ)

*4: スロット 1～4: Inter-Module CH Synchronization

*5: 対象となるモジュールがスロット 1 から連続して装着されていること

*6: ビット発生タイミングは Multi Channel Calibration 実施時の温度から $\pm 3^{\circ}\text{C}$ の範囲内において保証

表 1.3.1-15 マルチチャネル動作^{*1} (続き)

項目	規格
出力 位相設定範囲 位相設定分解能	モジュール間同期設定時に変更となる項目のみ記載 -64 000～+64 000 mUI ^{*7} 2 mUI ^{*7}
パターン Data Length	CH Combination 時: 4～536,870,912 bits, 2 bits step CH Synchronization 時: Sync OFF と同じ。
Unit Sync ^{*8, *9}	ON/OFF 切り替えあり
Number of Unit	最大 2 台の MP1900A 間の同期制御が可能 MP1900A に MU196020A × 4 台 × 2 セットのとき最大 8 ch 同期制御が可能
Unit Sync Output ^{*10}	Unit Sync ボタンをタッチするとタイミング信号を Gating Out コネクタから出力 MP1900A 間同期の状態監視表示あり。タイミング合わせが必要なときに Unit Sync ボタンの LED (オレンジ) が点灯する。
Unit Sync Input ^{*10}	タイミング信号を AUX In コネクタから入力
Unit 間のビット位相差	±1024 UI 以内 Unit Sync ボタンをタッチしたときのビット発生タイミングの差 MP1900A (プライマリ) スロット1  スロット2  スロット3  スロット4  MP1900A (セカンダリ) スロット1  スロット2  スロット3  スロット4  → ← -1024 UI < difference < +1024 UI

*7: 各チャネル独立して設定可能

*8: MX190000A バージョン 3.02.00 以降で有効

*9: Inter Module Synchronization 実行時のみ有効

*10: Unit Sync On 時のみ有効

表 1.3.1-16 一般性能

項目	規格
寸法	21 mm (H)、234 mm (W)、175 mm (D) ただし、突起物含まず
質量	2.5 kg 以下
使用温度範囲	15~30 °C MP1900A 機器周囲温度。組み込み時に本モジュールが動作すること
保存温度	-20~60 °C 機器に組み込んだ状態で MIL-T-28800E クラス 5 に適合すること

表 1.3.1-17 拡張機能

項目	規格
PCIe	MX183000A から制御されることで下記 PCIe のテストをサポートする。 サポートするインストーラバージョンは次のとおり。 <ul style="list-style-type: none">• MX190000A V4.09.00 以降• MX183000A V4.09.00 以降
対応規格	PCI Express Base Specification Revision 4.0 Version1.0 PCI Express Base Specification Revision 5.0 Version1.0 ビットレート: PCIe1/2/3/4/5 レーン数: x1 テスト対象: Root Complex、End Point
必要オプション	オプション x11
必要ソフトウェア	MX183000A-PL021: PCIe1 から PCIe4 の LTSSM に従い、DUT との Negotiation をサポートし、DUT を Loopback 状態にすることが可能。 LTSSM の状態遷移は Log として解析可能。(MU196020A、MU195040A が各 1 枚必要。) MX183000A-PL025: PL021 の機能を PCIe5 まで拡張することが可能。 MX183000A-PL021 と MX183000A-PL025 に、MX183000A-PL001 を追加することで、MU196020A、MU181500B、および MU195040A を制御し、Jitter Tolerance Test をサポートすることが可能。

1.3.2 MU196040A規格

表 1.3.2-1 Operating Baud Rate

項目	規格
Operating Baud Rate	オプション 001 実装時 PAM4 入力: 2.4~32.1 Gbaud NRZ 入力: 2.4~32.1 Gbit/s

表 1.3.2-2 システムクロック

項目	規格
システムクロック	External、Recovered Clock (オプション 022 実装時) 選択可能 External: Ext Clock Input からの入力クロック Recovered Clock: Data Input に入力したデータから再生したクロック

表 1.3.2-3 データ入力

項目	規格
入力数	2 (Data、XData) (Differential)
Input Condition	Single-Ended、Differential 50 Ohm、Differential 100 Ohm 選択可能 Differential 50 Ohm または Differential 100 Ohm 選択時 Independent、Tracking、Alternate 選択可能 ^{*1} Alternate 設定時 Data-XData、XData-Data 選択可能 ^{*2} Single-Ended 選択時 Data、XData 選択可能 ^{*3}
Signal Type LSB/MSB Diagnostics	NRZ、PAM4 PAM4 で以下のモードが切り替え可能 Diagnostics Mode OFF: LSB と MSB を同期して受信することで信号を Symbol として扱うモード Diagnostics Mode ON: LSB と MSB を非同期で受信するモード
Amplitude	NRZ: Auto Adjust 機能が動作する範囲 PAM4: Auto Search PAM4 Fine 機能が動作する範囲 NRZ: 0.05~1.0 Vp-p ^{*4} PAM4: 0.3~1.0 Vp-p ^{*5}
Threshold	NRZ、PAM4 Middle Eye Threshold: -3.5~+3.3 V、1 mV step ^{*2、*6} PAM4 Upper Eye Threshold: -3.9~+3.7 V、1 mV step ^{*7} PAM4 Lower Eye Threshold: -3.9~+3.7 V、1 mV step ^{*7}

*1: Tracking は NRZ のみ設定可能

*2: Data、XData Threshold の差分の絶対値は 1.5 V 以下

*3: PAM4 Upper eye、Lower eye は-0.4 V~+0.4 V の範囲で Middle に対して相対値を設定可能

*4: Single-Ended、Differential

*5: 0/3 Level、PRBS31、Single-Ended、Differential、MU196020A と直接接続した場合

*6: Data と XData は独立して設定可能

*7: Data と XData は独立して設定不可、Middle Eye Threshold に対して、±0.4 V の範囲内で設定可能

表 1.3.2-3 データ入力 (続き)


項目	規格
Sensitivity	Single-Ended、Mark Ratio1/2、J1789A を使用して MU196020A と直接接続した場合 オプション 001 実装時は 34VVF50 を含む。 20~30 °C (温度一定) にて
Eye Amplitude	NRZ、PRBS31 Typ. 32 mVp-p、≤ 50 mVp-p* ⁸ (26.5625 Gbit/s、32.1 Gbit/s)
Eye Height	NRZ、PRBS31 Typ. 23 mV* ⁸ (26.5625 Gbit/s、32.1 Gbit/s) PAM4 0/1 1/2 2/3 Level、PRBS31、BER が 1E-06 となる Eye Height において、External Clock 使用時 Typ. 23 mV、≤ 50 mV* ⁸ (26.5625 Gbaud、32.1 Gbaud)
Phase Margin	J1789A を使用して MU196020A と直接接続した場合 オプション 001 実装時は、34VVF50 を含む。 20~30 °C (温度一定) にて、External Clock 使用時。 NRZ、PRBS31、Differential、Mark Ratio 1/2、1.0 Vp-p 入力時 Typ. 25.8 ps* ⁸ (26.5625 Gbit/s) Typ. 18.0 ps* ⁸ (32.1 Gbit/s) PAM4 0/3 Level、BER が 1E-06 となる Eye Width において、PRBS31、Single-Ended、Mark Ratio1/2、0.5 Vp-p 入力時、Emphasis ON (1Pre ≤ 5 dB、1Post ≤ 5 dB の範囲内の最良値) Typ. 5.3 ps* ⁸ (26.5625 Gbaud) Typ. 4.5 ps* ⁸ (32.1 Gbaud)

*8: オプション 001 実装時

表 1.3.2-3 データ入力 (続き)

項目	規格
Stressed Margin ^{*9}	
Stressed Eye Height	PAM4 0/1 1/2 2/3 Level、QPRBS13-CEI、BER が 1E-06 となる Eye Height において、External Clock 使用時。 ≥32 mV ^{*10}
Stressed Eye Width	PAM4 0/1 1/2 2/3 Level、QPRBS13-CEI、BER が 1E-06 となる Eye Width において、External Clock 使用時。 ≥7.15 ps ^{*10}
終端	50 Ω、GND、Variable
終端電圧	Termination Variable 設定時： -2.5～+3.5 V、10 mV step
コネクタ	K コネクタ (f.) (オプション 001 実装時)

*9: Differential、Mark Ratio1/2、J1789A+34VFK50+J1728A を使用して J1758A と MU196020A を接続した場合



残留ジッタ < 200 fs (RMS)、帯域 70 GHz のサンプリングオシロスコープを使用し、20～30 °C (温度一定) にて測定する。

Differential 波形において Eye Height (1E-06) と Eye Width (1E-06) の積が最大となるよう MU196020A の De-Emphasis (2 つの Pre Cursor と 1 つの Post Cursor) を調整する。

4th-order Bessel Filter (Cutoff Frequency 50 GHz) + CTLE (+1 dB Peaking at 14 GHz) の演算を行い、Eye Amplitude 0.88 Vp-p (Diff) 以下、Eye Linearity RLM 0.85 以上の PAM4 波形に校正する。

*10: 28 Gbaud、オプション 001 実装時、BER 1E-12

表 1.3.2-4 クロック入力

項目	規格
外部クロック入力	Operation Baud Rate = Clock Input Frequency (オプション 001 実装時)
入力数	1 (Single-Ended)
周波数	オプション 001 実装時: 2.4~32.1 GHz
振幅	0.3~1.0 Vp-p (-6.5~+4.0 dBm) (Input Frequency \leq 16.05 GHz) 0.4~1.0 Vp-p (-3.9~+4.0 dBm) (Input Frequency > 16.05 GHz)
終端	50 Ω、AC Coupling
コネクタ	K コネクタ (f.)

表 1.3.2-5 Aux Input

項目	規格
入力数	1 (Single-Ended)
Variation	External Mask、Burst
最小パルス幅	データレートの 1/256
入力レベル	<ul style="list-style-type: none"> • 0/-1 V (H: -0.25~0.05 V、L: -1.1~-0.8 V) • 0/-0.5 V (H: -0.05~0.05 V、L: -0.55~-0.45 V) • Vth 0 V (入力振幅 0.5~1.0 Vp-p) いずれか選択
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

表 1.3.2-6 Aux Output

項目	規格
出力数	2 (Differential)
Variation	1/n Clock (n = 8、12、16、20...1020、1024)、Pattern Sync、Sync Gain、Error Output
パターン同期 PRBS、PRGM	Position: 1~(Pattern Length' と 128 の最小公倍数 - 135)、8 step (オプション 001 実装時) Pattern Length' は Pattern Length が 1023 以下のとき、1024 以上になる ように整数倍した値
出力レベル	0/-0.6 V (H: -0.25~0.05V、L: -0.80~-0.45 V)
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

表 1.3.2-7 パターン検出

項目	規格
PRBS	
Pattern Length	$2^n - 1$ ($n = 7, 9, 10, 11, 13, 15, 20, 23, 31$)
Mark Ratio	1/2, 1/2inv
PRBS generator polynomial	<p>$n=7: 1 + X^6 + X^7$</p> <p>$n=9: 1 + X^5 + X^9$</p> <p>$n=10: 1 + X^7 + X^{10}$</p> <p>$n=11: 1 + X^9 + X^{11}$</p> <p>$n=13: 1 + X + X^2 + X^{12} + X^{13}$</p> <p>$n=15: 1 + X^{14} + X^{15}$</p> <p>$n=20: 1 + X^3 + X^{20}$</p> <p>$n=23: 1 + X^{18} + X^{23}$</p> <p>$n=31: 1 + X^{28} + X^{31}$</p>
PRBS Inversion	PAM4 モード時のみ設定可能 PRBS の論理反転を MSB/LSB それぞれ独立に設定可能
Zero-Substitution	NRZ モード時のみ
Additional bit	0 bit, 1 bit
Pattern Length	2^n または $2^n - 1$ ($n = 7, 9, 10, 11, 15, 20, 23$)
開始位置	最大“0”連続ビット位置の次ビットから置換
Zero-Length	1～(Pattern Length – 1) bits “0”置換後の次ビットが“0”的場合は、“1”に置換します。
Data	
Data Length	NRZ: 2～268 435 456 bits, 1 bit step PAM4: 2～268 435 456 symbol, 1 symbol step
Coding	NRZ、PAM4
NRZ	Normal, Invert
PAM4 Gray Coding	ON, OFF
PAM4 Precoding (1/(1 + D) mod 4) *	ON, OFF
PAM4 Standard Pattern	PAM4 モードの規格準拠パターン
CEI	QPRBS13-CEI, QPRBS31-CEI
IEEE	IEEE802.3bs/cd: PRBS13Q, PRBS31Q, SSPRQ, Square Wave IEEE802.3bj: QPRBS13, JP03A, JP03B, Transmitter Linearity
InfiniBand	PRBS13Q (InfiniBand), PRBS23Q, PRBS31Q (InfiniBand)
Fibre Channel	PRBS31Q (Fibre Channel)
NRZ Standard Pattern	NRZ モードの規格準拠パターン
CEI	SSPR

*: $(1/(1+D) \bmod 4)$ は IEEE802.3 規定の生成多項式

表 1.3.2-8 パターンシーケンス

項目	規格
Sequence	Repeat、Burst
Repeat	連続パターン
Burst	Coding が NRZ のときのみ有効
Source	Internal、External-Enable (Aux Input)、External-Trigger (Aux Input)
Delay	Internal: 0～2 147 483 640 bits、8 bits step External-Trigger、External-Enable: 0～2 147 483 520 bits、8 bits step Adjust Method: Auto、Manual
Enable period	Internal: 12 800～2 147 482 624 bits、256 bits step External-Trigger: 12 800～2 147 483 136 bits、256 bits step
Burst Cycle	25 600～2 147 483 648 bits、1024 bits step

表 1.3.2-9 測定

項目	規格
カウンタ	<p>Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>Error Count (EC) Total: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Error Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>%Error Free Interval: 0.000 0~100.000 0</p> <p>Error Rate (ER) Insertion (INS): 0.000 1E-18~1.000 0E00</p> <p>Error Count (EC) Insertion (INS): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Error Rate (ER) Omission (OMI): 0.000 1E-18~1.000 0E00</p> <p>Error Count (EC) Omission (OMI): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Frequency: 2 400.000~58 200.000 MHz</p> <p>周波数測定確度: ±1 ppm ±1 kHz*</p> <p>Clock Count: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Sync. Loss Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Clock Loss Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>括弧の記載は省略表記</p>
	<p>以下は、PAM4 (Diagnostics Mode ON) 測定のときのみ有効</p> <p>MSB Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>MSB Error Count (EC) Total: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB Error Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB %Error Free Interval: 0.000 0~100.000 0</p> <p>MSB Error Rate (ER) Insertion (INS): 0.000 1E-18~1.000 0E00</p> <p>MSB Error Count (EC) Insertion (INS): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB Error Rate (ER) Omission (OMI): 0.000 1E-18~1.000 0E00</p> <p>MSB Error Count (EC) Omission (OMI): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>LSB Error Count (EC) Total: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Error Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB %Error Free Interval: 0.0000~100.000 0</p> <p>LSB Error Rate (ER) Insertion (INS): 0.000 1E-18~1.000 0E00</p> <p>LSB Error Count (EC) Insertion (INS): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Error Rate (ER) Omission (OMI): 0.0001E-18~1.000 0E00</p> <p>LSB Error Count (EC) Omission (OMI): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>括弧の記載は省略表記</p>

* : Gating 方式、MP1900A の基準クロック 10 MHz が校正された状態において

表 1.3.2-9 測定 (続き)


項目	規格																																		
カウンタ (続き)	<p>以下は、オプション x41 SER Measurement 有りのとき有効 以下は、PAM4 (Diagnostics Mode OFF) 測定のときのみ有効</p>  <p>Symbol Error Rate (SER): 0.000 1E-18~1.000 0E00 Symbol Error Count (SEC): 0~9 999 999, 1.000 0E07~9.999 9E17 Symbol Error Interval: 0~9 999 999, 1.000 0E07~9.999 9E17 Symbol %Error Free Interval: 0.000 0~100.000 0</p> <table> <tbody> <tr> <td>Level 0 → 3 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 → 2 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 → 1 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 → 3 ER:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td>Level 0 → 2 ER:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td>Level 0 → 1 ER:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td>Level 0 EC Total:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 ER Total:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td> </td> <td> </td> </tr> <tr> <td>Level 1 → 3 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 → 2 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 → 0 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 → 3 ER:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td>Level 1 → 2 ER:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td>Level 1 → 0 ER:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td>Level 1 EC Total:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 ER Total:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> </tbody> </table>	Level 0 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 → 1 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 → 3 ER:	0.000 1E-18~1.000 0E00	Level 0 → 2 ER:	0.000 1E-18~1.000 0E00	Level 0 → 1 ER:	0.000 1E-18~1.000 0E00	Level 0 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 ER Total:	0.000 1E-18~1.000 0E00			Level 1 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 → 0 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 → 3 ER:	0.000 1E-18~1.000 0E00	Level 1 → 2 ER:	0.000 1E-18~1.000 0E00	Level 1 → 0 ER:	0.000 1E-18~1.000 0E00	Level 1 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 ER Total:	0.000 1E-18~1.000 0E00
Level 0 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 0 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 0 → 1 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 0 → 3 ER:	0.000 1E-18~1.000 0E00																																		
Level 0 → 2 ER:	0.000 1E-18~1.000 0E00																																		
Level 0 → 1 ER:	0.000 1E-18~1.000 0E00																																		
Level 0 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 0 ER Total:	0.000 1E-18~1.000 0E00																																		
Level 1 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 1 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 1 → 0 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 1 → 3 ER:	0.000 1E-18~1.000 0E00																																		
Level 1 → 2 ER:	0.000 1E-18~1.000 0E00																																		
Level 1 → 0 ER:	0.000 1E-18~1.000 0E00																																		
Level 1 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17																																		
Level 1 ER Total:	0.000 1E-18~1.000 0E00																																		

表 1.3.2-9 測定(続き)

項目	規格	
カウンタ(続き)	Level 2 → 3 EC: Level 2 → 1 EC: Level 2 → 0 EC: Level 2 → 3 ER: Level 2 → 1 ER: Level 2 → 0 ER: Level 2 EC Total: Level 2 ER Total:	0~9 999 999、1.000 0E07~9.999 9E17 0~9 999 999、1.000 0E07~9.999 9E17 0~9 999 999、1.000 0E07~9.999 9E17 0.000 1E-18~1.000 0E00 0.000 1E-18~1.000 0E00 0.000 1E-18~1.000 0E00 0~9 999 999、1.000 0E07~9.999 9E17 0.000 1E-18~1.000 0E00
	Level 3 → 2 EC: Level 3 → 1 EC: Level 3 → 0 EC: Level 3 → 2 ER: Level 3 → 1 ER: Level 3 → 0 ER: Level 3 EC Total: Level 3 ER Total:	0~9 999 999、1.000 0E07~9.999 9E17 0~9 999 999、1.000 0E07~9.999 9E17 0~9 999 999、1.000 0E07~9.999 9E17 0.000 1E-18~1.000 0E00 0.000 1E-18~1.000 0E00 0.000 1E-18~1.000 0E00 0~9 999 999、1.000 0E07~9.999 9E17 0.000 1E-18~1.000 0E00
	括弧の記載は省略表記	
Gating	Time、Clock Count、Error Count	
Gating Unit	Time: Clock Count: Error Count:	1秒~99 日 23 時間 59 分 59 秒 >E+4~>E+16 >E+4~>E+16
Cycle	Single、Repeat、Untimed	
Current	On、Off Calculation: Interval:	Progressive、Immediate 100 ms、200 ms
Auto Sync	On、Off Sync. Threshold:	INT、E-2~E-8
Sync Control	PRBS: Data:	読み込み方式 Frame On
Frame Length	NRZ: PAM4:	4~64 bits、4 bits step 4~64 symbols、4 symbol step
Frame Mask	有り	
Frame Position	NRZ: PAM4:	1~(Pattern Length - Frame Length +1) bits、1 bit step 1~(Pattern Length - Frame Length +1) symbols、1 symbol step
Error/Alarm Condition		
Error Detection	NRZ:	Insertion/Omission、 Transition/Non transition
EI/EFI Interval	PAM4: 1 ms、10 ms、100 ms、1 s	無し

表 1.3.2-10 エラー解析

項目	規格	
Block Window 設定分解能	Data パターンを設定に応じて測定対象から除外 パターン長 (bits)	Step (bits)
	2~2 097 152	1
	2 097 153~4 194 304	2
	4 194 305~8 388 608	4
	8 388 609~16 777 216	8
	16 777 217~33 554 432	16
	33 554 433~67 108 864	32
	67 108 865~134 217 728	64
	134 217 729~268 435 456	128
Bit Window	内部 32ch のうち任意の ch を測定対象から除外 (NRZ モード時のみ有効)	
External Mask	H: 測定 L: Mask	

表 1.3.2-11 自動測定

項目	規格
Auto Adjust	NRZ: Vth 方向のみ対応、位相方向には対応せず*1 PAM4: MSB Vth 方向のみ対応、位相方向には対応せず*1、*2
Auto Search	NRZ: 有り*1 PAM4 (LSB/MSB Diagnostics OFF/ON): 有り*1、*2

*1: PRBS Pattern、Mark Ratio 1/2

*2: 各振幅が均等であること

表 1.3.2-12 可変クロックディレイ

項目	規格
位相設定範囲	-1000~+1000 mUI、2 mUI step
確度	±50 mUIp·p*1、*2
mUI·ps 変換	有り (内部的に ps 換算)
Calibration	有り (ジッタ無変調時)
Calibration 推奨表示	Calibration 実施後、次の状態になったときに画面に表示 • 1/1Clock の周波数が±250 kHz 変化した場合 • 機器周囲温度が±5 °C 変化した場合

*1: 残留ジッタ < 200 fs (RMS) のオシロスコープを使用して測定

*2: 代表値

表 1.3.2-13 ジッタ耐力


項目	規格																					
ジッタ耐力	<p>NRZ 出力時 ビットレート: 32.1 Gbit/s パターン: PRBS$2^{31}-1$</p> <p>MU181500B により SSC を 33 kHz 5300 ppm、0.3 UI の RJ を同時に印加可能。 MU196020A とのループバック接続時、20~30 °C (温度一定) にて RJ + BUJ > 0.5 UIp-p、または SJ + RJ + BUJ > 規格値 + 0.3 UIp-p のとき、MU181500B の画面に Overload が表示される。</p>  <table border="1"> <thead> <tr> <th>変調周波数 [Hz]</th> <th>最大印加可能量 [UIp-p]</th> <th>規格値 [UIp-p]</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>7 500</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>100 000</td> <td>2 000</td> <td>150</td> </tr> <tr> <td>1 000 000</td> <td>200</td> <td>15</td> </tr> <tr> <td>10 000 000</td> <td>16</td> <td>1</td> </tr> <tr> <td>250 000 000</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]	10	2 000	2 000	7 500	2 000	2 000	100 000	2 000	150	1 000 000	200	15	10 000 000	16	1	250 000 000	1	1
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]																				
10	2 000	2 000																				
7 500	2 000	2 000																				
100 000	2 000	150																				
1 000 000	200	15																				
10 000 000	16	1																				
250 000 000	1	1																				

表 1.3.2-14 クロッククリカバリ

項目	規格*1																																				
動作ビットレート	NRZ: 25.5~32.1 Gbit/s PAM4: 25.5~32.1 Gbaud																																				
設定範囲	25.500 000~32.100 000 Gbaud, 0.000 001 Gbaud step																																				
対応規格とボーレート	<p>NRZ モード時</p> <table border="1"> <thead> <tr> <th>規格</th><th>Bit rate [Gbit/s]</th><th>備考</th></tr> </thead> <tbody> <tr> <td>100G ULH</td><td>32.100 000</td><td></td></tr> <tr> <td>32G FC</td><td>28.050 000</td><td></td></tr> <tr> <td>CEI-28G</td><td>28.000 000</td><td></td></tr> <tr> <td>100G OTU4</td><td>27.952 496</td><td></td></tr> <tr> <td>100GbE(25.78 × 4)</td><td>25.781 250</td><td></td></tr> <tr> <td>InfiniBand EDR</td><td>25.781 250</td><td></td></tr> </tbody> </table> <p>PAM4 モード時</p> <table border="1"> <thead> <tr> <th>規格</th><th>Baud rate [Gbaud]</th><th>備考</th></tr> </thead> <tbody> <tr> <td>64G FC</td><td>28.900 000</td><td></td></tr> <tr> <td>CEI-56G</td><td>28.000 000</td><td></td></tr> <tr> <td>200GbE(26.6 × 4)</td><td>26.562 500</td><td></td></tr> <tr> <td>InfiniBand HDR</td><td>26.562 500</td><td></td></tr> </tbody> </table>	規格	Bit rate [Gbit/s]	備考	100G ULH	32.100 000		32G FC	28.050 000		CEI-28G	28.000 000		100G OTU4	27.952 496		100GbE(25.78 × 4)	25.781 250		InfiniBand EDR	25.781 250		規格	Baud rate [Gbaud]	備考	64G FC	28.900 000		CEI-56G	28.000 000		200GbE(26.6 × 4)	26.562 500		InfiniBand HDR	26.562 500	
規格	Bit rate [Gbit/s]	備考																																			
100G ULH	32.100 000																																				
32G FC	28.050 000																																				
CEI-28G	28.000 000																																				
100G OTU4	27.952 496																																				
100GbE(25.78 × 4)	25.781 250																																				
InfiniBand EDR	25.781 250																																				
規格	Baud rate [Gbaud]	備考																																			
64G FC	28.900 000																																				
CEI-56G	28.000 000																																				
200GbE(26.6 × 4)	26.562 500																																				
InfiniBand HDR	26.562 500																																				
動作ビットレート追従機能	同じ MP1900A に装着されている PPG の中から、選択された PPG の動作ビットレートに追従する。																																				
0 連続耐力*2	72 bit (Zero Substitution 2^{15})																																				
ロック範囲*2	±100 ppm																																				
ターゲットループ帯域*3	Baud rate / 1667、Baud rate / 2578、Baud rate / 6640、Jitter Tolerance																																				

*1: オプション x22 実装時。指定の無い限り PRBS Pattern、Mark Ratio (PAM4 入力時は MSB の Mark Ratio とする) 1/2 入力で規定する。

*2: ターゲットループ帯域は 1/1667、1/2578、1/6640 で規定する。

*3: SSPRQ パターンは Baud rate / 6640 のみ対応。Jitter Tolerance は Baud rate / 1667 以上。

表 1.3.2-14 クロッククリカバリ (続き)

項目	規格														
ジッタ耐力 クロッククリカバリ ^{*4} 、 ^{*5}	<p>28.05 Gbaud 32G FC Jitter Tolerance Mask 準拠、下記のマスクを代表値とする。</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ耐力マスク (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>50</td> </tr> <tr> <td>10 000</td> <td>50</td> </tr> <tr> <td>100 000</td> <td>10</td> </tr> <tr> <td>108 805</td> <td>7.5</td> </tr> <tr> <td>3 709 271</td> <td>0.22</td> </tr> <tr> <td>250 000 000</td> <td>0.22</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)	10	50	10 000	50	100 000	10	108 805	7.5	3 709 271	0.22	250 000 000	0.22
変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)														
10	50														
10 000	50														
100 000	10														
108 805	7.5														
3 709 271	0.22														
250 000 000	0.22														
	<p>25.78125 Gbaud 100GbE (25.78G × 4) Jitter Tolerance Mask 準拠、下記のマスクを代表値とする。</p> <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ耐力マスク (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>100 000</td> <td>7.5</td> </tr> <tr> <td>3 409 256</td> <td>0.22</td> </tr> <tr> <td>250 000 000</td> <td>0.22</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)	100 000	7.5	3 409 256	0.22	250 000 000	0.22						
変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)														
100 000	7.5														
3 409 256	0.22														
250 000 000	0.22														

*4: MU196020A とのループバック接続時、NRZ 入力、PRBS2³¹-1、データ入力振幅 0.1 Vp-p にて規定

*5: 代表値、20~30 °C (温度一定) にて規定

表 1.3.2-15 機械的性能

項目	規格
寸法	21 mm (H)、234 mm (W)、175 mm (D) ただし、突起物含まず
質量	2.5 kg 以下
使用温度範囲	15~30 °C MP1900A 機器周囲温度。組み込み時に本モジュールが動作すること
保存温度	-20~60 °C 機器に組み込んだ状態で MIL-T-28800E クラス 5 に適合すること

1.3.3 MU196040B規格

表 1.3.3-1 Operating Baud Rate

項目	規格
Operating Baud Rate	オプション 001 実装時 PAM4 入力: 2.4~32.1 Gbaud NRZ 入力: 2.4~32.1 Gbit/s オプション 002 または y12 実装時 PAM4 入力: 2.4~58.2 Gbaud* NRZ 入力: 2.4~64.2 Gbit/s*

* : BERT for PCIe1-6 アプリケーション選択時

PAM4 入力: 2.4~32.1 Gbaud

NRZ 入力: 2.4~32.1 Gbit/s

表 1.3.3-2 システムクロック

項目	規格
システムクロック	External、Recovered Clock (オプション x21、x22、x23 または y24 実装時) 選択可能 External: Ext Clock Input からの入力クロック PAM4 は 2.4 to 32.1 Gbaud、32.1 to 58.2 Gbaud、Auto から選択 NRZ は 2.4 to 32.1 Gbit/s 32.1 to 64.2 Gbit/s、Auto から選択 Recovered Clock: Data Input に入力したデータから再生したクロック

表 1.3.3-3 データ入力

項目	規格
入力数	2 (Data、XData) (Differential)
Input Condition	Single-Ended、Differential 50 Ohm、Differential 100 Ohm 選択可能 Differential 50 Ohm または Differential 100 Ohm 選択時 Independent、Tracking、Alternate 選択可能 ^{*1} Alternate 設定時 Data-XData、XData-Data 選択可能 ^{*2} Single-Ended 選択時 Data、XData 選択可能 ^{*3}
Signal Type	NRZ、PAM4
LSB/MSB Diagnostics	PAM4 で以下のモードが切り替え可能 Diagnostics Mode OFF: LSB と MSB を同期して受信することで信号を Symbol として扱うモード Diagnostics Mode ON: LSB と MSB を非同期で受信するモード
Amplitude	NRZ: Auto Adjust 機能と Auto Search Fine 機能が動作する範囲 0.05~1.0 Vp-p ^{*4、*5} 0.1~1.0 Vp-p ^{*4、*6} PAM4: Auto Search PAM4 Fine 機能が動作する範囲 0.3~1.0 Vp-p ^{*7、*8} 0.4~1.0 Vp-p ^{*7、*9}
Threshold	NRZ、PAM4 Middle Eye Threshold: -3.5~+3.3 V、1 mV step ^{*2、*10} PAM4 Upper Eye Threshold: -3.9~+3.7 V、1 mV step ^{*11} PAM4 Lower Eye Threshold: -3.9~+3.7 V、1 mV step ^{*11}


*1: Tracking は NRZ のみ設定可能

*2: Data、XData Threshold の差分の絶対値は 1.5 V 以下

*3: PAM4 Upper eye、Lower eye は-0.4 V~+0.4 V の範囲で Middle に対して相対値を設定可能

*4: Single-Ended、Differential、Mark Ratio1/2、Eye Height 規格を満たすこと


ビットレートが 32.1 Gbit/s のときの MU196040B に入力する波形の設定例




*5: Bit rate \leq 32.1 Gbit/sにおいて

*6: Bit rate $>$ 32.1 Gbit/sにおいて

*7: 0/3 Level、PRBS31、Mark Ratio1/2、MU196020A に減衰器を使用して接続し、Eye Height 規格を満たすように Emphasis を調整した場合



ボーレートが 32.1 Gbaud のときの MU196040B に入力する波形の設定例



*8: Single-Ended、Differential、Baud rate \leq 32.1 Gbaud において

*9: Differential、Baud rate $>$ 32.1 Gbaud において

*10: Data と XData は独立して設定可能

*11: Data と XData は独立して設定不可、Middle Eye Threshold に対して、 ± 0.4 V の範囲内で設定可能

表 1.3.3-3 データ入力 (続き)

項目	規格
Sensitivity	Single-Ended、Mark Ratio1/2、PRBS31、J1789A と減衰器を使用して MU196020A と直接接続した場合、Emphasis ON、MU196020A と MU196040B の未使用コネクタを終端時、 20~30 °C (温度一定) にて
Eye Amplitude	NRZ Typ. 25 mVp-p、≤ 50 mVp-p ^{*12} (26.5625 Gbit/s、32.1 Gbit/s) Typ. 31 mVp-p、≤ 55 mVp-p ^{*13} (53.125 Gbit/s) Typ. 43 mVp-p、≤ 60 mVp-p ^{*13} (64.2 Gbit/s)
Eye Height	NRZ Typ. 19 mV ^{*12} (26.5625 Gbit/s、32.1 Gbit/s) Typ. 21 mV ^{*13} (53.125 Gbit/s) Typ. 32 mV ^{*13} (64.2 Gbit/s) PAM4 0/1 1/2 2/3 Level、PRBS31、External Clock 使用時 Typ. 23 mV、≤ 50 mV ^{*12} (26.5625 Gbaud、32.1 Gbaud) Typ. 36 mV、≤ 60 mV ^{*13} (53.125 Gbaud) Typ. 49 mV、≤ 70 mV ^{*13} (58.2 Gbaud) ただし、53.125 Gbaud、58.2 Gbaud は、テストパターンを PRBS31 にして振幅を設定した後、QPRBS13-CEI に変更して差動波形で BER が 1E-06 となる Eye Height の値で定義する。
Phase Margin	Differential、Mark Ratio1/2、PRBS31、0.5 Vp-p、J1789A と減衰器を使用して MU196020A と直接接続した場合 20~30 °C (温度一定) にて、External Clock 使用時。 NRZ ^{*14} Typ. 25.8 ps ^{*12} (26.5625 Gbit/s) Typ. 18.0 ps ^{*12} (32.1 Gbit/s) Typ. 10.5 ps ^{*13} (53.125 Gbit/s) Typ. 8.7 ps ^{*13} (64.2 Gbit/s) PAM4 Typ. 5.3 ps ^{*12} (26.5625 Gbaud) Typ. 4.5 ps ^{*12} (32.1 Gbaud) Typ. 4.1 ps ^{*13、*14} (53.125 Gbaud) Typ. 2.5 ps ^{*13、*14} (58.2 Gbaud)

* 12: オプション 001、002、または y12 実装時

* 13: オプション 002 または y12 実装時


* 14: 入力信号の BER 1E-12 相当の RJ を含む値

表 1.3.3-3 データ入力 (続き)

項目	規格																														
Stressed Margin																															
Stressed Eye Height	PAM4 0/1 1/2 2/3 Level、QPRBS13-CEI、BER が 1E-06 となる Eye Heightにおいて、External Clock 使用時。 ≥32 mV ^{*15} 、 ^{*16} ≥37 mV ^{*17} 、 ^{*18}																														
Stressed Eye Width	PAM4 0/1 1/2 2/3 Level、QPRBS13-CEI、BER が 1E-06 となる Eye Widthにおいて、External Clock 使用時。 ≥7.53 ps ^{*15} ^{*16} ≥3.76 ps ^{*17} 、 ^{*18}																														
終端	50 Ω、GND、Variable																														
終端電圧	Termination Variable 設定時： -2.5～+3.5 V、10 mV step																														
コネクタ	V コネクタ (f.)																														
Decision Feedback Equalizer	Decision Feedback Equalizer (DFE) を内蔵 ^{*19}																														
Tap	1																														
Coefficient																															
Setting Range	0～30、1 step																														
Loss Compensation	公称値 1.4 dB ^{*20}																														
Low Frequency Equalizer	Low Frequency Equalizer を内蔵 ^{*19}																														
Gain																															
Setting Range	-2.0～0 dB、0.5 dB step																														
Accuracy	Typ. ±1.0 dB																														
Ideal Frequency Response	<table border="1"> <caption>Data points estimated from the Ideal Frequency Response graph</caption> <thead> <tr> <th>Frequency [GHz]</th> <th>0.0 dB [dB]</th> <th>-0.5 dB [dB]</th> <th>-1.0 dB [dB]</th> <th>-1.5 dB [dB]</th> <th>-2.0 dB [dB]</th> </tr> </thead> <tbody> <tr> <td>0.01</td> <td>-2.0</td> <td>-2.0</td> <td>-2.0</td> <td>-2.0</td> <td>-2.0</td> </tr> <tr> <td>0.1</td> <td>-0.5</td> <td>-0.5</td> <td>-0.5</td> <td>-0.5</td> <td>-0.5</td> </tr> <tr> <td>1.0</td> <td>0.0</td> <td>0.0</td> <td>0.0</td> <td>0.0</td> <td>0.0</td> </tr> <tr> <td>10.0</td> <td>0.0</td> <td>0.0</td> <td>0.0</td> <td>0.0</td> <td>0.0</td> </tr> </tbody> </table>	Frequency [GHz]	0.0 dB [dB]	-0.5 dB [dB]	-1.0 dB [dB]	-1.5 dB [dB]	-2.0 dB [dB]	0.01	-2.0	-2.0	-2.0	-2.0	-2.0	0.1	-0.5	-0.5	-0.5	-0.5	-0.5	1.0	0.0	0.0	0.0	0.0	0.0	10.0	0.0	0.0	0.0	0.0	0.0
Frequency [GHz]	0.0 dB [dB]	-0.5 dB [dB]	-1.0 dB [dB]	-1.5 dB [dB]	-2.0 dB [dB]																										
0.01	-2.0	-2.0	-2.0	-2.0	-2.0																										
0.1	-0.5	-0.5	-0.5	-0.5	-0.5																										
1.0	0.0	0.0	0.0	0.0	0.0																										
10.0	0.0	0.0	0.0	0.0	0.0																										

*15: 26.5625 Gbaud、オプション 001、002、または y12 実装時、オプション x11 実装時、BER 1E-12

*16: 26.5625 Gbaud、Differential、Mark Ratio1/2、J1789A を使用して J1800A (1 枚) と MU196020A を接続した場合



残留ジッタ < 200 fs (RMS)、帯域 70 GHz のサンプリングオシロスコープを使用し、20~30 °C (温度一定) にて測定する。


Differential 波形において Eye Height (1E-06) と Eye Width (1E-06) の積が最大となるよう MU196020A の De-Emphasis (2 つの Pre Cursor と 1 つの Post Cursor) を調整する。

4th-order Bessel Filter (Cutoff Frequency 40 GHz) + CTLE (+1 dB Peaking at 14 GHz) の演算を行い、Eye Amplitude 0.88 Vp-p (Diff) 以下、Eye Linearity R_{LM} 0.85 以上の PAM4 波形に校正する。

MU196040B の DFE および Low Frequency Equalizer を有効にして調整を行う。

* 17: 53.125 Gbaud、オプション 002、y12、x11 実装時、BER 1E-8 公称値

* 18: 53.125 Gbaud、オプション 002、y12、x11 実装時、Differential、Mark Ratio 1/2、Insertion Loss 12.0 dB の測定系と MU196020A を接続した場合



残留ジッタ < 200 fs (RMS)、帯域 70 GHz のサンプリングオシロスコープを使用し、20~30 °C (温度一定) にて測定する。

Differential 波形において Eye Height (1E-06) と Eye Width (1E-06) の積が最大となるよう MU196020A の De-Emphasis (2 つの Pre Cursor と 1 つの Post Cursor) を調整する。

4th-order Bessel Filter (Cutoff Frequency 43 GHz) + CTLE (+1 dB Peaking at 28 GHz) の演算を行い、Eye Amplitude 0.88 Vp-p (Diff) 以下、Eye Linearity R_{LM} 0.85 以上の PAM4 波形に校正する。

MU196040B の DFE および Low Frequency Equalizer を有効にして調整を行う。

* 19: オプション x11 実装時

* 20: 53.125 Gbaud、

* 18 の条件において DFE OFF 時の BER 結果と、さらに 1.8 dB のロスを追加した場合の DFE OFF 時の BER 結果と DFE ON 時の最良の BER 結果から算出。

表 1.3.3-4 クロック入力

項目	規格
外部クロック入力	Operation Baud Rate = Clock Input Frequency ×2
入力数	1 (Single-Ended)
周波数	1.2~32.1 GHz
振幅	0.3~1.0 Vp-p (-6.5~+4.0 dBm) (Input Frequency ≤ 16.05 GHz) 0.4~1.0 Vp-p (-3.9~+4.0 dBm) (Input Frequency > 16.05 GHz)
終端	50 Ω、AC Coupling
コネクタ	K コネクタ (f.)

表 1.3.3-5 Aux Input

項目	規格
入力数	1 (Single-Ended)
Variation	External Mask、Burst、Capture External Trigger
最小パルス幅	データレートの 1/256
入力レベル	<ul style="list-style-type: none"> • 0/-1 V (H: -0.25~0.05 V、L: -1.1~-0.8 V) • 0/-0.5 V (H: -0.05~0.05 V、L: -0.55~-0.45 V) • Vth 0 V (入力振幅 0.5~1.0 Vp-p) いずれか選択
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

表 1.3.3-6 Aux Output

項目	規格
出力数	2 (Differential)
Variation	1/n Clock (n = 8、12、16、20...1020、1024)、Pattern Sync、Sync Gain、Error Output、Capture Trigger
パターン同期 PRBS、PRGM	Position: 1~(Pattern Length' と 256 の最小公倍数 - 263)、8 steps Pattern Length' は Pattern Length が 1023 以下のとき、1024 以上になる ように整数倍した値
出力レベル	0/-0.6 V (H: -0.25~0.05V、L: -0.80~-0.45 V)
終端	50 Ω、GND
コネクタ	SMA コネクタ (f.)

表 1.3.3-7 パターン検出

項目	規格
PRBS	
Pattern Length	$2^n - 1$ ($n = 7, 9, 10, 11, 13, 15, 20, 23, 31$)
Mark Ratio	1/2, 1/2inv
PRBS generator polynomial	<p>$n=7:$ $1 + X^6 + X^7$</p> <p>$n=9:$ $1 + X^5 + X^9$</p> <p>$n=10:$ $1 + X^7 + X^{10}$</p> <p>$n=11:$ $1 + X^9 + X^{11}$</p> <p>$n=13:$ $1 + X + X^2 + X^{12} + X^{13}$</p> <p>$n=15:$ $1 + X^{14} + X^{15}$</p> <p>$n=20:$ $1 + X^3 + X^{20}$</p> <p>$n=23:$ $1 + X^{18} + X^{23}$</p> <p>$n=31:$ $1 + X^{28} + X^{31}$</p>
PRBS Inversion	<p>PAM4 モード時のみ設定可能</p> <p>PRBS の論理反転を MSB/LSB それぞれ独立に設定可能</p>
Zero-Substitution	NRZ モード時のみ
Additional bit	0 bit, 1 bit
Pattern Length	2^n または $2^n - 1$ ($n = 7, 9, 10, 11, 15, 20, 23$)
開始位置	最大“0”連続ビット位置の次ビットから置換
Zero-Length	<p>1～(Pattern Length – 1) bits</p> <p>“0”置換後の次ビットが“0”的場合は、“1”に置換します。</p>
Data	
Data Length	<p>NRZ: 2～268 435 456 bits, 1 bit step</p> <p>PAM4: 2～268 435 456 symbols, 1 symbol step</p>

表 1.3.3-7 パターン検出 (続き)

項目	規格
Coding	NRZ、PAM4
NRZ	Normal、Invert
PAM4 Gray Coding	ON、OFF ^{*3}
PAM4 Precoding ($1/(1+D) \bmod 4$) ^{*1}	ON、OFF ^{*3}
PAM4 Inverse Gray Coder	ON、OFF ^{*4}
PAM4 Pre Code Remover ^{*2}	ON、OFF ^{*4}
Input Signal Decoder	ON、OFF 以下の特定パターンの場合 OFF 固定となります PRBS13Q、QPRBS13-CEI、PRBS13Q (InfiniBand)、 PRBS23Q、PRBS31Q、QPRBS-CEI、PRBS31Q (InfiniBand)、 PRBS31Q (Fiber Channel)、SSPRQ、QPRBS13、JP03A、JP03B、 Transmitter Linearity、Square Wave、CP in 1b/1b Encoding for PCIe6、 MCP in 1b/1b Encoding for PCIe6
Delay Symbol	ON、OFF
SKP	No SKP、SKPx1、SKPx2
Preset	P0、P1、P2、P3、P4、P5、P6、P7、P8、P9、P10
SRIS	ON、OFF
EIEOS	ON
SKP OS Filter	ON、OFF

*1: $(1/(1+D) \bmod 4)$ は IEEE802.3 規定の生成多項式

*2: IEEE802.3 規定の生成多項式 $(1+D) \bmod 4$ を使用

*3: Input Signal Decoder が [OFF] のときのみ有効。[ON] のときは無効となる。

*4: Input Signal Decoder が [ON] のときのみ有効。[OFF] のときは無効となる。

表 1.3.3-7 パターン検出 (続き)

項目	規格
PAM4 Standard Pattern	PAM4 モードの規格準拠パターン
CEI	QPRBS13-CEI、QPRBS31-CEI
IEEE	IEEE802.3bs/cd: PRBS13Q、PRBS31Q、SSPRQ、Square Wave IEEE802.3bj: QPRBS13、JP03A、JP03B、Transmitter Linearity
InfiniBand	PRBS13Q (InfiniBand)、PRBS23Q、PRBS31Q (InfiniBand)
Fibre Channel	PRBS31Q (Fibre Channel)
RS-FEC	RS-FEC Scrambled Idle 50G 1Lane ^{*5} 、 RS FEC Scrambled Idle 100G 1Lane ^{*5} 、 RS FEC-Int Scrambled Idle 100G 1Lane ^{*5} 、 RS FEC Scrambled Idle 100G 2Lanes ^{*5} 、 RS-FEC Scrambled Idle 200G 2Lanes ^{*5} 、 RS-FEC Scrambled Idle 200G 4Lanes ^{*5} 、 RS-FEC Scrambled Idle 400G 4Lanes ^{*5} 、 RS-FEC Scrambled Idle 400G 8Lanes ^{*5}
PCIe	CP in 1b/1b Encoding for PCIe6 MCP in 1b/1b Encoding for PCIe6
NRZ Standard Pattern	NRZ モードの規格準拠パターン
CEI	SSPR
RS-FEC	RS-FEC Scrambled Idle 25G 1Lane ^{*5} 、 RS-FEC Scrambled Idle 50G 2Lanes RS(544,514) ^{*5} 、 RS-FEC Scrambled Idle 100G 4Lanes ^{*5} 、 RS-FEC Scrambled Idle 100G 4Lanes RS(544,514) ^{*5}
PCIe	CP in 8b/10b Encoding for PCIe1 MCP in 8b/10b Encoding for PCIe1 CP in 8b/10b Encoding for PCIe2 MCP in 8b/10b Encoding for PCIe2 CP in 128b/130b Encoding for PCIe3 MCP in 128b/130b Encoding for PCIe3 CP in 128b/130b Encoding for PCIe4 MCP in 128b/130b Encoding for PCIe4 CP in 128b/130b Encoding for PCIe5 MCP in 128b/130b Encoding for PCIe5

*5: オプション w42 実装時

表 1.3.3-8 パターンシーケンス

項目	規格
Sequence	Repeat、Burst
Repeat	連続パターン
Burst	Coding が NRZ のときのみ有効
Source	Internal、External-Enable (Aux Input)、External-Trigger (Aux Input)
Delay	Internal: 0~2 147 483 640 bits、8 bits step External-Trigger、External-Enable: 0~2 147 483 520 bits、8 bits step Adjust Method: Auto、Manual
Enable period	Internal: 12 800~2 147 482 624 bits、256 bits step External-Trigger: 12 800~2 147 483 136 bits、256 bits step
Burst Cycle	25 600~2 147 483 648 bits、1024 bits step

表 1.3.3-9 測定

項目	規格
カウンタ	Error Rate (ER) Total: 0.000 1E-18~1.000 0E00 Error Count (EC) Total: 0~9 999 999、1.000 0E07~9.999 9E17 Error Interval: 0~9 999 999、1.000 0E07~9.999 9E17 %Error Free Interval: 0.000 0~100.000 0 Error Rate (ER) Insertion (INS): 0.000 1E-18~1.000 0E00 Error Count (EC) Insertion (INS): 0~9 999 999、1.000 0E07~9.999 9E17 Error Rate (ER) Omission (OMI): 0.000 1E-18~1.000 0E00 Error Count (EC) Omission (OMI): 0~9 999 999、1.000 0E07~9.999 9E17 Frequency: 2 400.000~58 200.000 MHz 周波数測定確度: ±1 ppm ±1 kHz ^{*1} Clock Count: 0~9 999 999、1.000 0E07~9.999 9E17 Sync. Loss Interval: 0~9 999 999、1.000 0E07~9.999 9E17 Clock Loss Interval: 0~9 999 999、1.000 0E07~9.999 9E17 括弧の記載は省略表記

* 1: Gating 方式、MP1900A の基準クロック 10 MHz が校正された状態において

表 1.3.3-9 測定 (続き)

項目	規格
カウンタ (続き)	<p>MSB Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>MSB Error Count (EC) Total: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB Error Interval^{*2}: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB %Error Free Interval^{*2}: 0.000 0~100.000 0</p> <p>MSB Error Rate (ER) Insertion (INS): 0.000 1E-18~1.000 0E00</p> <p>MSB Error Count (EC) Insertion (INS): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB Error Rate (ER) Omission (OMI): 0.000 1E-18~1.000 0E00</p> <p>MSB Error Count (EC) Omission (OMI): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>LSB Error Count (EC) Total: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Error Interval^{*2}: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB %Error Free Interval^{*2}: 0.0000~100.000 0</p> <p>LSB Error Rate (ER) Insertion (INS): 0.000 1E-18~1.000 0E00</p> <p>LSB Error Count (EC) Insertion (INS): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Error Rate (ER) Omission (OMI): 0.0001E-18~1.000 0E00</p> <p>LSB Error Count (EC) Omission (OMI): 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>以下は、PAM4 (Diagnostics Mode ON) 測定のときのみ有効</p> <p>MSB Bit Count: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB Clock Count: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>MSB Sync. Loss Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Bit Count: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Clock Count: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>LSB Sync. Loss Interval: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>括弧の記載は省略表記</p>

*2: リモートコマンドのみで取得可能

表 1.3.3-9 測定 (続き)


項目	規格																						
カウンタ (続き)	<p>以下は、オプション z41 SER Measurement 有りのとき有効 以下は、PAM4 (Diagnostics Mode OFF) 測定のときのみ有効</p>  <p>Symbol Error Rate (SER): 0.000 1E-18~1.000 0E00 Symbol Error Count (SEC): 0~9 999 999, 1.000 0E07~9.999 9E17 Symbol Error Interval: 0~9 999 999, 1.000 0E07~9.999 9E17 Symbol %Error Free Interval: 0.000 0~100.000 0 PAM4 Symbol Count: 0~9 999 999, 1.000 0E07~9.999 9E17 Level 3 PAM4 Count: 0~9 999 999, 1.000 0E07~9.999 9E17 Level 2 PAM4 Count: 0~9 999 999, 1.000 0E07~9.999 9E17 Level 1 PAM4 Count: 0~9 999 999, 1.000 0E07~9.999 9E17 Level 0 PAM4 Count: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>Details-Result PAM4-Display1</p> <table> <tbody> <tr> <td>Level 0 → 3 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 → 2 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 → 1 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 EC Total:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 0 ER Total:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> <tr> <td> </td> <td> </td> </tr> <tr> <td>Level 1 → 3 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 → 2 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 → 0 EC:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 EC Total:</td> <td>0~9 999 999, 1.000 0E07~9.999 9E17</td> </tr> <tr> <td>Level 1 ER Total:</td> <td>0.000 1E-18~1.000 0E00</td> </tr> </tbody> </table>	Level 0 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 → 1 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 0 ER Total:	0.000 1E-18~1.000 0E00			Level 1 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 → 0 EC:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17	Level 1 ER Total:	0.000 1E-18~1.000 0E00
Level 0 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 0 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 0 → 1 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 0 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 0 ER Total:	0.000 1E-18~1.000 0E00																						
Level 1 → 3 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 1 → 2 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 1 → 0 EC:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 1 EC Total:	0~9 999 999, 1.000 0E07~9.999 9E17																						
Level 1 ER Total:	0.000 1E-18~1.000 0E00																						

表 1.3.3-9 測定 (続き)

項目	規格
カウンタ (続き)	<p>Level 2 → 3 EC: 0~9 999 999、1.000 0E07~9.999 9E17 Level 2 → 1 EC: 0~9 999 999、1.000 0E07~9.999 9E17 Level 2 → 0 EC: 0~9 999 999、1.000 0E07~9.999 9E17 Level 2 EC Total: 0~9 999 999、1.000 0E07~9.999 9E17 Level 2 ER Total: 0.000 1E-18~1.000 0E00</p> <p>Level 3 → 2 EC: 0~9 999 999、1.000 0E07~9.999 9E17 Level 3 → 1 EC: 0~9 999 999、1.000 0E07~9.999 9E17 Level 3 → 0 EC: 0~9 999 999、1.000 0E07~9.999 9E17 Level 3 EC Total: 0~9 999 999、1.000 0E07~9.999 9E17 Level 3 ER Total: 0.000 1E-18~1.000 0E00</p> <p>Details-Result PAM4-Display2*3</p> <p>Transition 1level</p> <p>Level 0 → 1 および Level 1 → 0 SEC: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Level 1 → 2 および Level 2 → 1 SEC: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Level 2 → 3 および Level 3 → 2 SEC: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Transition 2level</p> <p>Level 0 → 2 および Level 2 → 0 SEC: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Level 1 → 3 および Level 3 → 1 SEC: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Transition 3level</p> <p>Level 0 → 3 および Level 3 → 0 SEC: 0~9 999 999、1.000 0E07~9.999 9E17</p> <p>Upper Eye Total SEC: 0~9 999 999、1.000 0E07~9.999 9E17 Middle Eye Total SEC: 0~9 999 999、1.000 0E07~9.999 9E17 Lower Eye Total SEC: 0~9 999 999、1.000 0E07~9.999 9E17 Upper Eye Total SER: 0.000 1E-18~1.000 0E00 Middle Eye Total SER: 0.000 1E-18~1.000 0E00 Lower Eye Total SER: 0.000 1E-18~1.000 0E00</p>

*3: Input Signal Decoder が [OFF] のとき有効

表 1.3.3-9 測定 (続き)

項目	規格
カウンタ (続き)	<p>以下は、オプション w42 FEC Analysis 有りのとき有効</p> <p>Uncorrectable Codeword Error Rate (UCWER): 0.000 1E-18~1.000 0E00</p> <p>Uncorrectable Codeword Error Count (UCWEC): 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>Uncorrectable Codeword Error Interval: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>Uncorrectable Codeword %Error Free Interval: 0.000 0~100.000 0</p> <p>FEC Symbol Error Rate (ER): 0.000 1E-18~1.000 0E00</p> <p>FEC Symbol Error Count (EC): 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>FEC Symbol Error Interval: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>FEC Symbol %Error Free Interval: 0.000 0~100.000 0</p> <p>Total Codeword Count: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>Details-Result RS-FEC</p> <p>MSB FEC Symbol Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>MSB FEC Symbol Error Count (EC) Total: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>LSB FEC Symbol Error Rate (ER) Total: 0.000 1E-18~1.000 0E00</p> <p>LSB FEC Symbol Error Count (EC) Total: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>FEC Symbol Error Count N = 0~31 Codeword Rate: 0.000 1E-18~1.000 0E00</p> <p>N = 0~31 Codeword Count: 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>Uncorrectable Codeword Rate (UCWR): 0.000 1E-18~1.000 0E00</p> <p>Uncorrectable Codeword Count (UCWC): 0~9 999 999, 1.000 0E07~9.999 9E17</p> <p>括弧の記載は省略表記</p>
RS-FEC Error Distribution	<p>オプション w42 FEC Analysis 有りのとき有効</p> <p>1 Codeword に含まれる FEC Symbol Error Count に対する Codeword 数をグラフで表示</p>

表 1.3.3-9 測定 (続き)

項目	規格
Input Signal Decoder 表示	PAM4 モードのエラー測定時のコーディング状態を示す。 Raw Signal: 入力データのコーディングは解除せずエラー測定した結果を表示 Decoded Signal: 入力データのコーディングを解除した後のエラー測定結果を表示
Gating	Time、Clock Count、Error Count
Gating Unit	Time: 1 秒～99 日 23 時間 59 分 59 秒 Clock Count: >E+4～>E+16 Error Count: >E+4～>E+16
Cycle	Single、Repeat、Untimed
Current	On、Off Calculation: Progressive、Immediate Interval: 100 ms、200 ms
Auto Sync	On、Off Sync. Threshold: INT、E-2～E-8
Sync Control	PRBS: 読み込み方式 Data: Frame On
Frame Length	NRZ: 4～64 bits、4 bits step PAM4: 4～64 symbols、4 symbols step
Frame Mask	有り
Frame Position	NRZ: 1～(Pattern Length - Frame Length +1) bits、1 bit step PAM4: 1～(Pattern Length - Frame Length +1) symbols、1 symbol step
Error/Alarm Condition	
Error Detection	NRZ: Insertion/Omission、Transition/Non transition PAM4: 無し
EI/EFI Interval	1 ms、10 ms、100 ms、1 s

表 1.3.3-10 エラー解析

項目	規格																													
Bit Mask (Block Window) 設定分解能	Data パターンを設定に応じて測定対象から除外 ^{*1} パターン長に応じて下記のとおりの設定分解能となる。																													
	パターン長 (bits)	設定分解能 (bits)																												
	2~2 097 152	1																												
	2 097 153~4 194 304	2																												
	4 194 305~8 388 608	4																												
	8 388 609~16 777 216	8																												
	16 777 217~33 554 432	16																												
	33 554 433~67 108 864	32																												
	67 108 865~134 217 728	64																												
	134 217 729~268 435 456	128																												
Lane Mask (Bit Window)	内部 32ch のうち任意の ch を測定対象から除外 ^{*1} (NRZ モード時のみ有効)																													
External Mask	H: 測定 L: Mask																													
Capture	NRZ、PAM4 (LSB/MSB Diagnostics ON 設定時は FEC Symbol Capture のみ実行可能) PAM4 はオプション z41 SER Measurement 有りのとき有効																													
Capture Mode	Sync Mode Capture エラーの判定を行うモード。入力データと設定パターンが同期している必要がある。 Raw Data Capture エラーの判定を行わないモード。入力データと設定パターンが同期している必要はない。 FEC Symbol Capture ^{*2、*3} FEC Symbol エラーの判定を行うモード。入力データと設定パターンが同期している必要がある。 FEC Symbol エラー数がしきい値を超えるか判定する。 Input Signal Decoder 設定に応じて実行可能な Capture Mode は以下の表を参照																													
	<table border="1"> <thead> <tr> <th rowspan="3">Capture Mode</th><th colspan="4">Input Signal Decoder</th></tr> <tr> <th colspan="2">(Diagnostics Mode = OFF)</th><th colspan="2">(Diagnostics Mode = ON)</th></tr> <tr> <th>OFF</th><th>ON</th><th>OFF</th><th>ON</th></tr> </thead> <tbody> <tr> <td>Raw Data Capture</td><td>✓</td><td>—</td><td>—</td><td>—</td></tr> <tr> <td>Sync Mode Capture</td><td>✓</td><td>✓</td><td>—</td><td>—</td></tr> <tr> <td>FEC Symbol Capture</td><td>✓</td><td>✓</td><td>✓</td><td>✓</td></tr> </tbody> </table>		Capture Mode	Input Signal Decoder				(Diagnostics Mode = OFF)		(Diagnostics Mode = ON)		OFF	ON	OFF	ON	Raw Data Capture	✓	—	—	—	Sync Mode Capture	✓	✓	—	—	FEC Symbol Capture	✓	✓	✓	✓
Capture Mode	Input Signal Decoder																													
	(Diagnostics Mode = OFF)			(Diagnostics Mode = ON)																										
	OFF	ON	OFF	ON																										
Raw Data Capture	✓	—	—	—																										
Sync Mode Capture	✓	✓	—	—																										
FEC Symbol Capture	✓	✓	✓	✓																										

*1: RS-FEC パターンは対象外

*2: 1FEC Symbol は、10 または 20 ビットのデータで構成される。

*3: 1FEC Symbol 内で 1 つ以上のビットエラーが発生すると、1FEC Symbol エラーとしてカウントする。

表 1.3.3-10 エラー解析 (続き)

項目	規格																																
Capture (続き)																																	
Auto Launch	<p>キャプチャ終了時、以下の自動で表示する結果画面を選択する。</p> <ul style="list-style-type: none"> • Capture Data キャプチャしたパターンデータを数値または文字列 (Bin、Hex、Symbol) で表示する。 • Error Mapping キャプチャしたエラーデータをマップで表示する。 Raw Data Capture および FEC Symbol Capture 時は選択不可。 • Disable 自動実行しない。 																																
Block 数	1、2、4、8、16、32、64、128																																
Block 長	<p>NRZ: 8 Mbits / n (n=Block 数)</p> <p>PAM4: 4 Msymbols / n (n=Block 数)</p>																																
Trigger	Error Detect、Match Pattern、Manual Trigger、External Trigger (Rising Edge)、Consecutive Error Detect、Intermittent Error Detect																																
Capture Mode と設定可能な Trigger の関係は以下の表を参照																																	
<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th style="text-align: center; padding: 5px;">Trigger</th><th style="text-align: center; padding: 5px;">Sync Mode Capture</th><th style="text-align: center; padding: 5px;">Raw Data Capture</th><th style="text-align: center; padding: 5px;">FEC Symbol Capture</th></tr> </thead> <tbody> <tr> <td style="text-align: center; padding: 5px;">Error Detect</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">—</td><td style="text-align: center; padding: 5px;">—</td></tr> <tr> <td style="text-align: center; padding: 5px;">Match Pattern</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">—</td></tr> <tr> <td style="text-align: center; padding: 5px;">Manual Trigger</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">✓</td></tr> <tr> <td style="text-align: center; padding: 5px;">External Trigger</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">—</td></tr> <tr> <td style="text-align: center; padding: 5px;">Consecutive Error Detect^{*4}</td><td style="text-align: center; padding: 5px;">—</td><td style="text-align: center; padding: 5px;">—</td><td style="text-align: center; padding: 5px;">✓</td></tr> <tr> <td style="text-align: center; padding: 5px;">Intermittent Error Detect^{*5}</td><td style="text-align: center; padding: 5px;">—</td><td style="text-align: center; padding: 5px;">—</td><td style="text-align: center; padding: 5px;">✓</td></tr> <tr> <td style="text-align: center; padding: 5px;">Pattern Sync</td><td style="text-align: center; padding: 5px;">✓</td><td style="text-align: center; padding: 5px;">—</td><td style="text-align: center; padding: 5px;">—</td></tr> </tbody> </table>		Trigger	Sync Mode Capture	Raw Data Capture	FEC Symbol Capture	Error Detect	✓	—	—	Match Pattern	✓	✓	—	Manual Trigger	✓	✓	✓	External Trigger	✓	✓	—	Consecutive Error Detect ^{*4}	—	—	✓	Intermittent Error Detect ^{*5}	—	—	✓	Pattern Sync	✓	—	—
Trigger	Sync Mode Capture	Raw Data Capture	FEC Symbol Capture																														
Error Detect	✓	—	—																														
Match Pattern	✓	✓	—																														
Manual Trigger	✓	✓	✓																														
External Trigger	✓	✓	—																														
Consecutive Error Detect ^{*4}	—	—	✓																														
Intermittent Error Detect ^{*5}	—	—	✓																														
Pattern Sync	✓	—	—																														
Trigger Position	After the Trigger、Around the Trigger、Before the Trigger FEC Symbol Capture のとき、After the Trigger、Before the Trigger は選択不可																																
Match Pattern Length	NRZ: 4～64 bits、1 bit step PAM4: 4～64 symbols、1 symbol step																																
Match Pattern Mask	NRZ: 4～64 bits、1 bit step PAM4: 4～64 symbols、1 symbol step																																

* 4: Consecutive Error Detect は、Codeword に関係なく、連続した FEC Symbol Error がしきい値を超えた場合、またはしきい値と等しい場合にキャプチャを開始する。

* 5: Intermittent Error Detect は、1Codeword 内で発生した FEC Symbol Error 数がしきい値を超えるとキャプチャを開始する。

表 1.3.3-10 エラー解析 (続き)

項目	規格
Capture (続き)	
FEC Symbol Capture Setting	
Preset	<p>NRZ のとき</p> <p>Variable、RS-FEC 25G 1Lane、RS-FEC 50G 2Lanes RS(544,514)、 RS-FEC 100G 4Lanes、RS-FEC 100G 4Lanes RS(544,514)</p> <p>PAM4 のとき</p> <p>Variable、RS-FEC 50G 1Lane、RS-FEC 100G 1Lane、 RS-FEC-Int 100G 1Lane、RS-FEC 100G 2Lanes、 RS-FEC 200G 2Lanes、RS-FEC 200G 4Lanes、 RS-FEC 400G 4Lanes、RS-FEC 400G 8Lanes</p>
Number of FEC Symbols per Lane in a Codeword	68、132、136、272、528、544 FEC Symbols、1 FEC Symbol step
Bit Length in a FEC Symbol	10、20 bits
FEC Symbol Errors in a Codeword	<p>Consecutive Error Detect 時:</p> <p>1 to 32 FEC Symbols、1 FEC Symbol step</p> <p>Intermittent Error Detect 時:</p> <p>1 to 32 FEC Symbols、1 FEC Symbol step</p>
Comparison	Greater than or equal to、Equal to

表 1.3.3-10 エラー解析 (続き)

項目	規格
Capture (続き)	
Capture Result	
Capture Data	NRZ、PAM4 モードにてキャプチャ結果をビット、またはシンボル列で表示する機能 Sync Mode Capture および FEC Symbol Capture 実行時はエラービット/シンボルを色付け表示する。
Viewer Mode	キャプチャ結果パターンの表示方法の選択 NRZ: BIN、HEX PAM4: Symbol、BIN(MSB/LSB) Waveform 表示 ON/OFF あり
Error 表示	NRZ: Insertion Error、Omission Error Input Signal Decoder が [OFF] のとき: PAM4(Symbol): Lower Eye Error、Middle Eye Error、 Upper Eye Error、Middle/Lower Eye Error、 Upper/Middle Eye Error、 Upper/Middle/Lower Eye Error Input Signal Decoder が [ON] のとき: PAM4(Symbol): MSB、LSB、MSB+LSB PAM4(MSB/LSB): Insertion Error、Omission Error
Error Search	Sync Mode Capture および FEC Symbol Capture 実行時のみ有効 First: 最初のエラー Pre: ひとつ前のエラー Next: ひとつ先のエラー Last: 最後のエラー PAM4 モード時のみ All または Upper/Middle/Lower Eye を選択してサーチ可能
Continuous Error	Sync Mode Capture および FEC Symbol Capture 実行時のみ有効 連続するエラービット/シンボルの検索 NRZ: 1~256 bits PAM4(Symbol): 1~256 symbols PAM4(MSB/LSB): 1~256 bits
Codeword Head Position Jump	Sync Mode Capture および FEC Symbol Capture 実行時のみ有効 Codeword の先頭位置の検索 First: 最初の Codeword 先頭 Pre: ひとつ前の Codeword 先頭 Next: ひとつ先の Codeword 先頭 Last: 最後の Codeword 先頭 FEC Symbol Capture 実行時のみ有効

表 1.3.3-10 エラー解析 (続き)

項目	規格
Capture (続き)	
File Save	<p>キャプチャ結果のファイル保存とキャプチャパターンファイルの保存</p> <p>NRZ:</p> <ul style="list-style-type: none"> BIN/HEX Text: キャプチャ結果ファイル (Capture Data 画面でオープン可能) BIN/HEX Text(export): エラー情報を含むパターンファイル (Pattern Editor でオープン可能) <p>PAM4:</p> <ul style="list-style-type: none"> Symbol Text: キャプチャ結果ファイル (Capture Data 画面でオープン可能) Symbol Text(export): エラー情報を含むパターンファイル (Pattern Editor でオープン可能)
File Open	<p>キャプチャ結果の再表示</p> <p>NRZ:</p> <ul style="list-style-type: none"> BIN/HEX Text: キャプチャ結果ファイル <p>PAM4:</p> <ul style="list-style-type: none"> Symbol Text: キャプチャ結果ファイル
Error Mapping	<p>NRZ、PAM4 モードにてエラーの分布を色付けしたビットで視覚的に表示する機能</p> <p>Sync Mode Capture 実行時のみ有効。</p>
Error 表示	<p>NRZ: Insertion Error、Omission Error</p> <p>Input Signal Decoder が [OFF] のとき:</p> <ul style="list-style-type: none"> PAM4: Lower Eye Error、Middle Eye Error、Upper Eye Error、Middle/Lower Eye Error、Upper/Middle Eye Error、Upper/Middle/Lower Eye Error <p>Input Signal Decoder が [ON] のとき:</p> <ul style="list-style-type: none"> PAM4: MSB、LSB、MSB+LSB
File Open	<p>Error Mapping の再表示</p> <p>NRZ:</p> <ul style="list-style-type: none"> BIN/HEX Text: キャプチャ結果ファイル <p>PAM4:</p> <ul style="list-style-type: none"> Symbol Text: キャプチャ結果ファイル

表 1.3.3-11 自動測定

項目	規格
Bath-Tub	NRZ/PAM4: 測定可能*1、*2、*3
Eye Contour	NRZ/PAM4: 測定可能*2、*3、*4、*5
Auto Adjust	NRZ: Vth 方向のみ対応*6 PAM4: MSB Vth 方向のみ対応*6、*7
Auto Search	NRZ: 有り*6 PAM4 (LSB/MSB Diagnostics OFF/ON): 有り*6、*8
Advanced Search	PRBS Inv、Logic (MSB、LSB)、Gray Coder、Inverse Gray Coder、Eye Threshold (Middle、Upper、Lower)、Delay、DFE、LFEQ の調整に対応*9 NRZ: 有り*6 PAM4: 有り*6、*8、*10
BER/SER Logging	NRZ: BER Logging 有り PAM4: SER Logging 有り

* 1: PAM4 選択時 Upper/Middle/Lower Eye または SER のいずれか一つを選択して測定可能

* 2: 以下の条件では測定できません。

- RS-FEC Scrambled Idle Patternにおいて MSB と LSB パターンの Swap が発生した場合 (Swap ランプ点灯時)

- MSB/LSB Diff の測定値が 0 以外の場合

* 3: 機能を使用するためにはオプション z41 が必須

* 4: PAM4 選択時 Upper/Middle/Lower Eye から選択して測定可能

* 5: PAM4 波形の表示 (Upper/Middle/Lower Eye の同時表示) は、Upper/Middle/Lower の Eye の測定器内部の位相方向の遅延量を最適化して表示

* 6: PRBS Pattern、Mark Ratio 1/2

* 7: 各振幅が均等であること

* 8: 0/1 1/2 2/3 の各レベルが均等であること

* 9: DFE、LFEQ の調整にはオプション x11 が必須

* 10: PRBS Inv、Logic (MSB、LSB)、Gray Coder、Inverse Gray Coder、Eye Threshold (Middle、Upper、Lower) は Modulation Type が PAM4 のときのみ有効


表 1.3.3-12 可変クロックディレイ

項目	規格
位相設定範囲	-1000～+1000 mUI, 2 mUI step
精度	±50 mUIp·p ^{*1, *2} (Baud rate ≤ 32.1 Gbaud) ±100 mUIp·p ^{*1, *2} (Baud rate > 32.1 Gbaud)
mUI·ps 変換	有り (内部的に ps 換算)
Calibration	有り (ジッタ無変調時)
Calibration 推奨表示	Calibration 実施後、次の状態になったときに画面に表示 <ul style="list-style-type: none"> 1/1Clock の周波数が±250 kHz 変化した場合 機器周囲温度が±5 °C 変化した場合

*1: 残留ジッタ < 200 fs (RMS) のオシロスコープを使用して測定

*2: 代表値

表 1.3.3-13 ジッタ耐力

項目	規格																					
NRZ 入力	<p>Bit rate: 32.1 Gbit/s, 64.2 Gbit/s^{*1} Pattern:PRBS2³¹-1</p> <p>32.1 Gbit/s: MU181500B により 33 kHz 5300 ppm の SSC と 0.3 UI の RJ を同時に印加可能。</p> <p>64.2 Gbit/s: MU181500B により 33 kHz 3300 ppm の SSC と 0.3 UI の RJ を同時に印加可能。</p> <p>MU196020A とのループバック接続時、20~30 °C (温度一定) にて RJ + BUJ > 0.5 UIp-p、または SJ + RJ + BUJ > 規格値 + 0.3 UIp-p のとき、MU181500B の画面に Overload が表示される。</p> <p>32.1 Gbit/s</p>  <table border="1"> <thead> <tr> <th>変調周波数 [Hz]</th> <th>最大印加可能量 [UIp-p]</th> <th>規格値 [UIp-p]</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>7 500</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>100 000</td> <td>2 000</td> <td>150</td> </tr> <tr> <td>1 000 000</td> <td>200</td> <td>15</td> </tr> <tr> <td>10 000 000</td> <td>16</td> <td>1</td> </tr> <tr> <td>150 000 000</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]	10	2 000	2 000	7 500	2 000	2 000	100 000	2 000	150	1 000 000	200	15	10 000 000	16	1	150 000 000	1	1
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]																				
10	2 000	2 000																				
7 500	2 000	2 000																				
100 000	2 000	150																				
1 000 000	200	15																				
10 000 000	16	1																				
150 000 000	1	1																				

*1: オプション 002 または y12 実装時

表 1.3.3-13 ジッタ耐力 (続き)


項目	規格	
NRZ 入力 (続き)	64.2 Gbit/s 	
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]
10	2 000	1 000
7 500	2 000	1 000
100 000	2 000	75
1 000 000	200	8
10 000 000	16	0.5
150 000 000	1	0.5

表 1.3.3-13 ジッタ耐力 (続き)

項目	規格																					
PAM4 入力	<p>Baud rate: 32.1 Gbaud^{*2}, 58.2 Gbaud^{*1}</p> <p>Pattern: PRBS31Q</p> <p>32.1 Gbaud: MU181500B により 33 kHz 5300 ppm の SSC と 0.3 UI の RJ を同時に印加可能。</p> <p>58.2 Gbaud: MU181500B により 33 kHz 3300 ppm の SSC と 0.3 UI の RJ を同時に印加可能。</p> <p>MU196020A とのループバック接続時、20~30 °C (温度一定) にて RJ + BUJ > 0.5 UIp-p、または SJ + RJ + BUJ > 規格値 + 0.3 UIp-p のとき、MU181500B の画面に Overload が表示される。</p> <p>32.1 Gbaud</p> <table border="1"> <thead> <tr> <th>変調周波数 [Hz]</th> <th>最大印加可能量 [UIp-p]</th> <th>規格値 [UIp-p]</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>7 500</td> <td>2 000</td> <td>2 000</td> </tr> <tr> <td>100 000</td> <td>2 000</td> <td>150</td> </tr> <tr> <td>1 000 000</td> <td>200</td> <td>15</td> </tr> <tr> <td>10 000 000</td> <td>16</td> <td>1</td> </tr> <tr> <td>150 000 000</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]	10	2 000	2 000	7 500	2 000	2 000	100 000	2 000	150	1 000 000	200	15	10 000 000	16	1	150 000 000	1	1
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]																				
10	2 000	2 000																				
7 500	2 000	2 000																				
100 000	2 000	150																				
1 000 000	200	15																				
10 000 000	16	1																				
150 000 000	1	1																				

*2: オプション 001 実装時

表 1.3.3-13 ジッタ耐力 (続き)

項目	規格																							
PAM4 入力 (続き)	58.2 Gbaud																							
	<table border="1"> <thead> <tr> <th>変調周波数 [Hz]</th> <th>最大印加可能量 [UIp-p]</th> <th>規格値 [UIp-p]</th> </tr> </thead> <tbody> <tr> <td>10</td> <td>2 000</td> <td>1 000</td> </tr> <tr> <td>7 500</td> <td>2 000</td> <td>1 000</td> </tr> <tr> <td>100 000</td> <td>2 000</td> <td>75</td> </tr> <tr> <td>1 000 000</td> <td>200</td> <td>8</td> </tr> <tr> <td>10 000 000</td> <td>16</td> <td>0.5</td> </tr> <tr> <td>150 000 000</td> <td>1</td> <td>0.5</td> </tr> </tbody> </table>	変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]	10	2 000	1 000	7 500	2 000	1 000	100 000	2 000	75	1 000 000	200	8	10 000 000	16	0.5	150 000 000	1	0.5		
変調周波数 [Hz]	最大印加可能量 [UIp-p]	規格値 [UIp-p]																						
10	2 000	1 000																						
7 500	2 000	1 000																						
100 000	2 000	75																						
1 000 000	200	8																						
10 000 000	16	0.5																						
150 000 000	1	0.5																						

表 1.3.3-14 クロックリカバリ

項目	規格*1
Operating Baud Rate	オプション x21 実装時 NRZ: 2.4～29.0 Gbit/s PAM4: 2.4～29.0 Gbaud オプション x22、または x21 + y24 実装時 NRZ: 2.4～32.1 Gbit/s PAM4: 2.4～32.1 Gbaud オプション x23 実装時 NRZ: 51.0～58.2 Gbit/s PAM4: 51.0～58.2 Gbaud
Setting Range*2	オプション x21 実装時 NRZ: 2.400 000～29.000 000 Gbit/s, 0.000 001 Gbit/s step PAM4: 2.400 000～29.000 000 Gbaud, 0.000 001 Gbaud step オプション x22、または x21 + y24 実装時 NRZ: 2.400 000～32.100 000 Gbit/s, 0.000 001 Gbit/s step PAM4: 2.400 000～32.100 000 Gbaud, 0.000 001 Gbaud step オプション x23 実装時 NRZ: 51.000 000～58.200 000 Gbit/s, 0.000 001 Gbit/s step*3 PAM4: 51.000 000～58.200 000 Gbaud, 0.000 001 Gbaud step*3

*1: オプション x21、x22、x23、または y24 実装時。

オプション x22 と x23 は同時実装可能。

オプション x23 はオプション x21、x22、オプション 002 または y12 が必須。

オプション x21 と x22 は同時実装不可。

オプション x21 と x23 は同時実装可能。

オプション y24 はオプション x21 が必須。

指定の無い限り PRBS Pattern、Mark Ratio (PAM4 入力時は MSB の Mark Ratio とする) 1/2 入力で規定する。

*2: MU181000A/B + MU181500B と連動している PPG にトラッキングしているとき、クロックリカバリーを使用したシステムの動作ビットレート/ボーレートの範囲は PPG の設定範囲と同じになります。

*3: BERT for PCIe1-6 アプリケーション選択時を除く

表 1.3.3-14 クロックリカバリ (続き)

項目	規格 ^{*1}		
対応規格とボーレート	NRZ モード時		
	規格	Bit rate [Gbit/s]	備考
	CEI 56G	56.000 000	* ₄
	100G ULH	32.100 000	* ₅
	PCIe5	32.000 000	* ₅
	32G FC	28.050 000	* ₆
	CEI 28G	28.000 000	* ₆
	100G OTU4	27.952 496	* ₆
	100GAUI-4	26.562 500	* ₆
	50GAUI-2	26.562 500	* ₆
	LAUI-2	25.781 250	* ₆
	25GAUI	25.781 250	* ₆
	CAUI-4 (100GbE (25.78 × 4))	25.781 250	* ₆
	InfiniBand EDR	25.781 250	* ₆
	SAS4	22.500 000	* ₆
	Thunderbolt2	20.625 000	* ₆
	DisplayPort UHBR 20	20.000 000	* ₆
	USB4 Gen3	20.000 000	* ₆
	PCIe4	16.000 000	* ₆
	InfiniBand FDR	14.062 500	* ₆
	16G FC	14.025 000	* ₆
	DisplayPort UHBR 13.5	13.500 000	* ₆
	SAS3	12.000 000	* ₆
	10G FC Over FEC	11.316 800	* ₆
	10GbE Over FEC	11.095 700	* ₆
	OTU2	10.709 225	* ₆
	G975 FEC	10.664 228	* ₆
	10G FC	10.518 750	* ₆
	CAUI-10 (10GbE)	10.312 500	* ₆
	Thunderbolt1	10.312 500	* ₆
	DisplayPort UHBR 10	10.000 000	* ₆

*₄: オプション x23 実装時*₅: オプション x22、または x21 + y24 実装時*₆: オプション x21、x22、または x21 + y24 実装時

表 1.3.3-14 クロックリカバリ (続き)

項目	規格 ^{*1}		
対応規格とボーレート	NRZ モード時		
規格	Bit rate [Gbit/s]	備考	
USB4 Gen2	10.000 000	*6	
InfiniBand QDR	10.000 000	*6	
USB3.1 Gen2	10.000 000	*6	
OC-192/STM-64	9.953 280	*6	
8G FC	8.500 000	*6	
DisplayPort HBR3	8.100 000	*6	
PCIe3	8.000 000	*6	
HSBI	6.250 000	*6	
SATA 6Gb/s	6.000 000	*6	
DisplayPort HBR2	5.400 000	*6	
PCIe2	5.000 000	*6	
InfiniBand DDR	5.000 000	*6	
USB3.0	5.000 000	*6	
4G FC	4.250 000	*6	
XAUI	3.125 000	*6	
OTU1	2.666 060	*6	
InfiniBand SDR	2.500 000	*6	
PCIe1	2.500 000	*6	
OC-48/STM-16	2.488 320	*6	

表 1.3.3-14 クロックリカバリ (続き)

項目	規格 *1																																									
対応規格とボーレート (続き)	PAM4 モード時 <table border="1"> <thead> <tr> <th>規格</th><th>Baud rate [Gbaud]</th><th>備考</th></tr> </thead> <tbody> <tr> <td>CEI 112G</td><td>56.000 000</td><td>*₄</td></tr> <tr> <td>400GAUI-4 (400GbE (53.1 × 4))</td><td>53.125 000</td><td>*₄</td></tr> <tr> <td>200GAUI-2</td><td>53.125 000</td><td>*₄</td></tr> <tr> <td>100GAUI-1</td><td>53.125 000</td><td>*₄</td></tr> <tr> <td>PCIe6</td><td>32.000 000</td><td>*₅</td></tr> <tr> <td>64G FC</td><td>28.900 000</td><td>*₆</td></tr> <tr> <td>CEI 56G</td><td>28.000 000</td><td>*₆</td></tr> <tr> <td>400GAUI-8</td><td>26.562 500</td><td>*₆</td></tr> <tr> <td>200GAUI-4 (200GbE (26.6 × 4))</td><td>26.562 500</td><td>*₆</td></tr> <tr> <td>100GAUI-2</td><td>26.562 500</td><td>*₆</td></tr> <tr> <td>50GAUI-1</td><td>26.562 500</td><td>*₆</td></tr> <tr> <td>InfiniBand HDR</td><td>26.562 500</td><td>*₆</td></tr> </tbody> </table>			規格	Baud rate [Gbaud]	備考	CEI 112G	56.000 000	* ₄	400GAUI-4 (400GbE (53.1 × 4))	53.125 000	* ₄	200GAUI-2	53.125 000	* ₄	100GAUI-1	53.125 000	* ₄	PCIe6	32.000 000	* ₅	64G FC	28.900 000	* ₆	CEI 56G	28.000 000	* ₆	400GAUI-8	26.562 500	* ₆	200GAUI-4 (200GbE (26.6 × 4))	26.562 500	* ₆	100GAUI-2	26.562 500	* ₆	50GAUI-1	26.562 500	* ₆	InfiniBand HDR	26.562 500	* ₆
規格	Baud rate [Gbaud]	備考																																								
CEI 112G	56.000 000	* ₄																																								
400GAUI-4 (400GbE (53.1 × 4))	53.125 000	* ₄																																								
200GAUI-2	53.125 000	* ₄																																								
100GAUI-1	53.125 000	* ₄																																								
PCIe6	32.000 000	* ₅																																								
64G FC	28.900 000	* ₆																																								
CEI 56G	28.000 000	* ₆																																								
400GAUI-8	26.562 500	* ₆																																								
200GAUI-4 (200GbE (26.6 × 4))	26.562 500	* ₆																																								
100GAUI-2	26.562 500	* ₆																																								
50GAUI-1	26.562 500	* ₆																																								
InfiniBand HDR	26.562 500	* ₆																																								
PPG Operating Baud Rate Tracking	同じ MP1900A に装着されている PPG の中から、選択された PPG の動作ボーレートにトラッキングする。クロックリカバリの対応範囲外表示あり。																																									
0 連続耐力	オプション x21、x22、または x21 + y24 実装時 72 bit Zero Substitution 2 ¹⁵ 、 ターゲットループ帯域は 2.4～25.499 999 G のとき 1/1667、1/2578、 25.5～32.1 G のとき 1/1667、1/2578、1/6640 で規定する。 オプション x23 実装時 72 bit Zero Substitution 2 ¹⁵ 、 ターゲットループ帯域は 51.0～58.2G のとき 1/6640、1/13280 で規定する。																																									
ロック範囲	オプション x21、x22、または x21 + y24 実装時 ±200 ppm 2.4～25.499 999 G、ターゲットループ帯域 1/1667、1/2578 で規定 ±100 ppm 25.5～32.1 G、ターゲットループ帯域 1/1667、1/2578、1/6640 で規定 オプション x23 実装時 ±100 ppm 51.0～58.2 G、ターゲットループ帯域 1/6640、1/13280 で規定																																									

表 1.3.3-14 クロックリカバリ (続き)

項目	規格 ^{*1}																																										
ターゲットループ帯域	オプション x21、x22、または x21 + y24 実装時 25.5～32.1 G^{*7} Baud rate / 1667 Baud rate / 2578 Baud rate / 6640 Jitter Tolerance 2.4～25.499 999 G Baud rate / 1667 Baud rate / 2578 Jitter Tolerance Variable Variable を選択したときの設定範囲は次のとおりです。 <table> <thead> <tr> <th>Baud rate [Gbaud]</th> <th>設定範囲 [MHz]</th> <th>Step [MHz]</th> </tr> </thead> <tbody> <tr><td>2.400 000～5.500 000</td><td>3</td><td>-</td></tr> <tr><td>5.500 001～7.500 000</td><td>3～4</td><td>1</td></tr> <tr><td>7.500 001～9.500 000</td><td>3～5</td><td>1</td></tr> <tr><td>9.500 001～10.500 000</td><td>3～6</td><td>1</td></tr> <tr><td>10.500 001～12.500 000</td><td>3～7</td><td>1</td></tr> <tr><td>12.500 001～14.500 000</td><td>3～8</td><td>1</td></tr> <tr><td>14.500 001～15.500 000</td><td>3～9</td><td>1</td></tr> <tr><td>15.500 001～17.500 000</td><td>3～10</td><td>1</td></tr> <tr><td>17.500 001～19.500 000</td><td>3～11</td><td>1</td></tr> <tr><td>19.500 001～20.500 000</td><td>3～12</td><td>1</td></tr> <tr><td>20.500 001～22.500 000</td><td>3～13</td><td>1</td></tr> <tr><td>22.500 001～24.500 000</td><td>3～14</td><td>1</td></tr> <tr><td>24.500 001～25.499 999</td><td>3～15</td><td>1</td></tr> </tbody> </table> オプション x23 実装時 51.0～58.2 G^{*8} Baud rate / 6640 Baud rate / 13280 Jitter Tolerance	Baud rate [Gbaud]	設定範囲 [MHz]	Step [MHz]	2.400 000～5.500 000	3	-	5.500 001～7.500 000	3～4	1	7.500 001～9.500 000	3～5	1	9.500 001～10.500 000	3～6	1	10.500 001～12.500 000	3～7	1	12.500 001～14.500 000	3～8	1	14.500 001～15.500 000	3～9	1	15.500 001～17.500 000	3～10	1	17.500 001～19.500 000	3～11	1	19.500 001～20.500 000	3～12	1	20.500 001～22.500 000	3～13	1	22.500 001～24.500 000	3～14	1	24.500 001～25.499 999	3～15	1
Baud rate [Gbaud]	設定範囲 [MHz]	Step [MHz]																																									
2.400 000～5.500 000	3	-																																									
5.500 001～7.500 000	3～4	1																																									
7.500 001～9.500 000	3～5	1																																									
9.500 001～10.500 000	3～6	1																																									
10.500 001～12.500 000	3～7	1																																									
12.500 001～14.500 000	3～8	1																																									
14.500 001～15.500 000	3～9	1																																									
15.500 001～17.500 000	3～10	1																																									
17.500 001～19.500 000	3～11	1																																									
19.500 001～20.500 000	3～12	1																																									
20.500 001～22.500 000	3～13	1																																									
22.500 001～24.500 000	3～14	1																																									
24.500 001～25.499 999	3～15	1																																									



*7: SSPRQ パターンは Baud rate / 6640 のみ対応。

Jitter Tolerance は Baud rate / 1667 以上。

*8: SSPRQ パターンは Baud rate / 6640 のみ対応。



Jitter Tolerance は Baud rate / 6640 以上

表 1.3.3-14 クロッククリカバリ (続き)

項目	規格								
ジッタ耐力 NRZ 入力 ^{*9}	58.0 Gbit/s CEI 56G Jitter Tolerance Mask 準拠、下記のマスクを公称値とする。  <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ耐力マスク (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>87 349</td> <td>7.5</td> </tr> <tr> <td>2 977 820</td> <td>0.22</td> </tr> <tr> <td>250 000 000</td> <td>0.22</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)	87 349	7.5	2 977 820	0.22	250 000 000	0.22
変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)								
87 349	7.5								
2 977 820	0.22								
250 000 000	0.22								
	28.05 Gbit/s 32G FC Jitter Tolerance Mask 準拠、下記のマスクを代表値とする。								
	  <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ耐力マスク (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>100 000</td> <td>8.16</td> </tr> <tr> <td>3 709 271</td> <td>0.22</td> </tr> <tr> <td>250 000 000</td> <td>0.22</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)	100 000	8.16	3 709 271	0.22	250 000 000	0.22
変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)								
100 000	8.16								
3 709 271	0.22								
250 000 000	0.22								

*9: MU196020Aとのループバック PRBS 2³¹-1
20~30 °C (温度一定) にて規定

表 1.3.3-14 クロッククリカバリ (続き)

項目	規格								
ジッタ耐力 (続き)									
PAM4 入力 ^{*10}	<p>53.125 Gbaud CEI-112G-VSR Jitter Tolerance Mask 準拠、下記のマスクを公称値とする。</p>  <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ耐力マスク (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>40 004</td> <td>5</td> </tr> <tr> <td>4 000 377</td> <td>0.05</td> </tr> <tr> <td>250 000 000</td> <td>0.05</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)	40 004	5	4 000 377	0.05	250 000 000	0.05
変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)								
40 004	5								
4 000 377	0.05								
250 000 000	0.05								
	26.5625 Gbaud IEEE802.3bs Jitter Tolerance Mask 準拠、下記のマスクを代表値とする。								
	 <table border="1"> <thead> <tr> <th>変調周波数 (Hz)</th> <th>ジッタ耐力マスク (UIp-p)</th> </tr> </thead> <tbody> <tr> <td>40 000</td> <td>22</td> </tr> <tr> <td>4 000 000</td> <td>0.22</td> </tr> <tr> <td>250 000 000</td> <td>0.22</td> </tr> </tbody> </table>	変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)	40 000	22	4 000 000	0.22	250 000 000	0.22
変調周波数 (Hz)	ジッタ耐力マスク (UIp-p)								
40 000	22								
4 000 000	0.22								
250 000 000	0.22								

* 10: MU196020A とのループバック PRBS31Q

20~30 °C (温度一定) にて規定

表 1.3.3-15 機械的性能

項目	規格
寸法	21 mm (H)、234 mm (W)、175 mm (D) ただし、突起物含まず
質量	2.5 kg 以下
使用温度範囲	15~30 °C MP1900A 機器周囲温度。組み込み時に本モジュールが動作すること
保存温度	-20~60 °C 機器に組み込んだ状態で MIL-T-28800E クラス 5 に適合すること

第2章 使用前の準備

この章では、MP1900A モジュールの使用前の準備について説明します。

2.1	MP1900A への装着	2-2
2.2	アプリケーションの操作方法	2-2
2.3	破損防止処理	2-3

2

使用前の準備

2.1 MP1900Aへの装着

MP1900Aへのモジュール装着方法と電源の投入手順については、『MP1900A シグナルクオリティアナライザ-R 取扱説明書』の「第3章 使用前の準備」を参照してください。

2.2 アプリケーションの操作方法

MP1900Aに装着したモジュールの制御は、MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア（以下、MX190000Aと呼びます）で行います。

MX190000Aの立ち上げやシャットダウンの手順、アプリケーションの操作方法については、『MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア 取扱説明書』を参照してください。

2.3 破損防止処理

MP1900A モジュールの入出力接続の際には必ず定格電圧の範囲内で使用してください。

範囲外で使用した場合、故障するおそれがあります。

⚠ 注意

- ・ MP1900A モジュールに信号を入力する場合は、定格を超える過大な電圧が掛からないようにしてください。回路が破損するおそれがあります。
- ・ 出力は 50Ω GND 終端で使用し、電流を流し込んだり、電気信号を加えたりすることは決してしないでください。
- ・ 静電気対策として入出力コネクタを接続する前に、接続されるほかの機器（実験回路も含む）との間をアース線で必ず接地してください。
- ・ 同軸ケーブルの外導体と芯線はコンデンサとして帶電することがありますので、外導体と芯線は金属などを用いて電荷を放電してから使用してください。
- ・ MP1900A モジュールを絶対に開けないでください。開けたために故障、または性能低下が発生した場合、メンテナンスをお断りする場合がありますので注意してください。
- ・ MP1900A モジュールにはハイブリッド IC など重要な回路、部品が内蔵されています。これらの部品は静電気に非常に弱いので、MP1900A モジュールを開けて触るようなことは絶対にしないでください。
- ・ MP1900A モジュールに内蔵されているハイブリッド IC は気密封止してありますので、絶対に開けないでください。開けたために故障、および性能低下が発生した場合、メンテナンスをお断りする場合がありますので注意してください。
- ・ MP1900A モジュールを静電気破壊から守るため、作業机の上に導電マットを敷き、作業者はリストストラップを装着してください。リストストラップの反対側は導電マットまたは MP1900A のアースジャックに接続してください。

⚠ 注意

MP1900A モジュールの出力コネクタの外部に、バイアスティーなどを接続して、MP1900A モジュールの出力信号と直流電圧を合成する場合、直流電源の出力変動や負荷の変動によって、MP1900A モジュールの出力端子に信号が加わり、内部回路を破損させてしまうことがあります。以下のことに留意して、作業してください。

- ・ 直流電圧を加えた状態で、各部品の接続、取り外しを行わないでください。
- ・ 直流電源の出力 ON/OFF は、すべての部品の接続が完了したあとに行ってください。

<参考手順>

測定準備例 1:

1. MP1900A モジュールおよびすべての部品を接続する
2. 直流電源の出力を ON にする
3. MP1900A モジュールの出力を ON にし、測定を終了する

測定準備例 2:

1. MP1900A モジュールの出力を OFF にする
2. 直流電源の出力を OFF にする
3. MP1900A モジュールおよび各部品の取り外し、または DUT のつなぎ換えを実行する

不慮の直流電圧変動や負荷変動時 (MP1900A モジュール出力側でのオープンまたはショート、高周波プローブを使っている場合はその接触状態の変化など) でも、DUT や MP1900A モジュールを破損させないために、バイアスティーの直流端子には、直列抵抗約 50 Ωを接続することを推奨します。




図 2.3-1 バイアステーの接続例

第3章 パネルおよびコネクタの説明

この章では、MP1900A モジュールのパネル、およびモジュール間の接続について説明します。

3.1	パネルの説明	3-2
3.1.1	MU196020A	3-2
3.1.2	MU196040A	3-3
3.1.3	MU196040B	3-4
3.2	モジュール間の接続	3-5
3.2.1	エラー測定をする場合	3-6
3.2.2	Noise を付加してのエラー測定をする場合	3-7
3.2.3	ジッタを付加する場合	3-8
3.2.4	PPG の Multi Channel 同期をする場合	3-9

3.1 パネルの説明

3.1.1 MU196020A




図 3.1.1-1 パネル外観図 (MU196020A-x10)

表 3.1.1-1 各部の名称および機能

番号	名称	機能
[1]	Data Output、 Data Output	差動の Data、Data 信号を出力するコネクタです。 オプションによりさまざまなインターフェースの出力をすることができます。 差動出力ですので、使用しないコネクタは必ず同軸終端器 (V210) で終端してください。
[2]	Gating Out	Repeat 時: タイミング信号出力となります。 Burst 時: Burst 用のタイミング信号出力となります。
[3]	AUX In	補助信号入力用コネクタです。 Error Injection、Burst を選択できます。
[4]	AUX Out、 AUX Out	補助信号出力用コネクタです。 設定により、1/N Clock、Pattern Sync、Burst Output2 信号を出力します。 差動出力なので、使用しないコネクタは必ず同軸終端器 (J1632A) で終端してください。
[5]	Clock Out	クロック信号を出力するコネクタです。
[6]	Ext Clock In	次の機器から Clock 信号を入力するコネクタです。 MU181000A 12.5GHz シンセサイザ MU181000B 12.5GHz 4 ポート シンセサイザ MU181500B ジッタ変調源 外部シンセサイザ*

*: 外部シンセサイザの推奨品は MG3690C シリーズです。

MG3690C シリーズの詳細は、当社または当社代理店にお問い合わせください。

3.1.2 MU196040A




図 3.1.2-1 パネル外観図 (MU196040A)

表 3.1.2-1 各部の名称および機能

番号	名称	機能
[1]	Data Input、 Data Input	Data、Data 信号を入力するコネクタです。 差動およびシングル入力両方に対応します。
[2]	AUX In	補助信号入力用コネクタです。 設定により External Mask、Burst を選択できます。
[3]	AUX Out、 AUX Out	補助信号出力用コネクタです。 設定により 1/N Clock、Pattern Sync、Sync Gain、Error Output 信号を出力します。 差動出力なので、使用しないコネクタは必ず同軸終端器 (J1632A) で終端してください。
[4]	Ext Clock In	クロック信号を入力するコネクタです。 主に PAM4 PPG の Clock Out と接続します。

3.1.3 MU196040B




図 3.1.3-1 パネル外観図 (MU196040B)

表 3.1.3-1 各部の名称および機能

番号	名称	機能
[1]	Data Input、 Data Input	Data、Data 信号を入力するコネクタです。 差動およびシングル入力両方に対応します。 使用しないコネクタは必ず同軸終端器 (V210) で終端してください。
[2]	AUX In	補助信号入力用コネクタです。 設定により External Mask、Burst、Capture External Trigger を選択できます。
[3]	AUX Out、 AUX Out	補助信号出力用コネクタです。 設定により 1/N Clock、Pattern Sync、Sync Gain、Error Output 信号を出力します。 差動出力なので、使用しないコネクタは必ず同軸終端器 (J1632A) で終端してください。
[4]	Ext Clock In	クロック信号を入力するコネクタです。 主に PAM4 PPG の Clock Out と接続します。

3.2 モジュール間の接続

機器取り扱いの際は、静電気に注意してください。

警告

- ・ MP1900A モジュールに信号を入力する場合は定格を超える過大な電圧がかからないようにしてください。回路が破損するおそれがあります。
- ・ 静電気対策として入出力コネクタを接続する前に、接続されるほかの機器（実験回路も含む）との間をアース線で必ず接地してください。
- ・ 同軸ケーブルの外導体と芯線はコンデンサとして帶電することがありますので、外導体と芯線は金属などを用いて電荷を放電してから使用してください。
- ・ MP1900A の電源電圧は、背面に表示されています。必ず定格電圧の範囲内で使用してください。範囲外の電圧を加えると破損するおそれがあります。
- ・ MP1900A モジュールを静電気破壊から守るため、作業机の上に導電マットを敷き、作業者はリストストラップを装着してください。リストストラップの反対側は導電マットまたは MP1900A のアースジャックに接続してください。
- ・ MP1900A モジュールのコネクタからケーブルを取り外すときは、コネクタに不要な力がかからないように注意してください。不要な力がコネクタに加わると、特性劣化、故障の原因となる可能性があります。また、ケーブルの取り付けおよび取り外しはトルクレンチを使用してください（推奨トルク値：0.9 N·M）。

3

パネルおよびコネクタの説明

注意

MU196040A/B の Data Input 最大入力レベルは 1.00 Vp-p です。

動作確認などの際に、MU195020A/MU183020A の Data Output を MU196040A/B の Data Input に直接接続する場合は、MU195020A/MU183020A の Data Output が 1.00 Vp-p 以下であることを必ず確認してください。

MU196040A/B の Data Input に最大入力レベルを超える信号を入力した場合、破損する原因となります。

3.2.1 エラー測定をする場合

同一の MP1900A に装着されている MU196020A、MU181000B 12.5GHz 4 ポートシンセサイザ（以下、MU181000B と呼びます）、および MU196040A/B の接続例を示します。




図 3.2.1-1 モジュール間接続例

1. MU181000B の Clock Output コネクタと、MU196020A の Ext Clock Input コネクタを同軸ケーブルにて接続します。
2. MU196020A の Clock Output コネクタと、MU196040A/B の Ext Clock Input コネクタを同軸ケーブルにて接続します。
3. MU196020A の Data Output、Data Output コネクタと、被測定物の入力コネクタをそれぞれ同軸ケーブルにて接続します。
4. 被測定物の出力コネクタと、MU196040A/B の Data Input、Data Input コネクタをそれぞれ同軸ケーブルにて接続します。
5. MX190000A を起動し、Application Selector の [Standard BERT for PAM4] をタッチします。
ビットレート、パターン、振幅など、各モジュールの設定をします。

3.2.2 Noiseを付加してのエラー測定をする場合

同一のMP1900Aに装着されているMU196020A、MU181000B、MU181500Bジッタ変調源（以下、MU181500Bと呼びます）、MU195050A、およびMU196040A/Bの接続例を示します。MU196020AとMU195050AのData1との接続には応用部品であるJ1792Aを使用します。




図 3.2.2-1 モジュール間接続例

1. MU181000B の Clock Output コネクタと、MU196020A の Ext Clock Input コネクタを同軸ケーブルにて接続します。
2. MU196020A の Data Output, Data Output コネクタと、MU195050A の Data Input, Data Input を J1792A スキューマッチペアセミリジットケーブル (V-K コネクタ、Data Input1) を使用して接続します。
3. MU195050A の Data Output, Data Output コネクタと、被測定物の入力コネクタをそれぞれ同軸ケーブルにて接続します。
4. 被測定物の出力コネクタと、MU196040A/B の Data Input, Data Input コネクタをそれぞれ同軸ケーブルにて接続します。
5. MX190000A を起動し、Application Selector の [Standard BERT for PAM4] をタッチします。
ビットレート、パターン、振幅など、各モジュールの設定をします。
6. MU195050A の損失分として、MU196020A の [Output] タブの Ext ATT Factor に 3.3 dB (代表値) を設定します。

3.2.3 ジッタを付加する場合


PAM4 PPG の出力信号にジッタを付加するには、MU181000B と MU181500B を使用します。

MU181000B、MU181500B、MU196020A、および MU196040A/B の接続例を示します。MU196040A/B-001 は 32.1Gbit/s、32.1Gbaud までの動作となります。

MU181000B



MU181500B



MU196020A



MU196040A/B



図 3.2.3-1 ジッタを付加する場合の接続例

1. MU181000B の Clock Output コネクタと、MU181500B の Ext Clock Input コネクタを同軸ケーブルで接続します。
2. MU181500B の Jittered Clock Output コネクタと、MU196020A の Ext Clock Input コネクタを同軸ケーブルで接続します。
3. MU196020A の Clock Output コネクタと、MU196040A/B の Ext Clock Input コネクタを同軸ケーブルで接続します。
4. MU196020A の Data Output / Data Output コネクタと、MU196040A/B の Data Input / Data Input コネクタを同軸ケーブルで接続します（2か所）。
5. MX190000A を起動し、Application Selector の [Standard BERT for PAM4] をタッチします。
ビットレート、パターン、振幅など、各モジュールの設定をします。

3.2.4 PPGのMulti Channel同期をする場合

同一の MP1900A に装着されている複数の MU196020A を同期させるには、MU181000A/B または外部クロックを使用します。

MU181000B を使用し、MU196020A を 2 台同期させる場合の接続例を示します。




図 3.2.4-1 PPG 2 台を Multi Channel 同期する場合の接続例

1. MU181000B の Clock Output コネクタと、MU196020A の Ext Clock Input コネクタを同軸ケーブルにて接続します（2か所）。
2. MX190000A を起動し、画面上のメニューバーから [Menu] → [Combination Setting] を選択し、Inter module Combination で Sync ON/OFF を [Channel Synchronization] に設定してください。

注:

- MU196020A は Slot1 から順に装着してください。
- MU196020A に接続するケーブルの位相差は 10 ps 以内になるようにしてください。

MU181000B と MU181500B を使用し、MU196020A を 4 台同期させる場合の接続例を示します。




図 3.2.4-2 PPG 4 台を Multi Channel 同期する場合の接続例

1. MU181000B の Clock Output コネクタと、MU181500B の Ext Clock Input コネクタを同軸ケーブルにて接続します。
2. MU181500B の Jittered Clock Output コネクタと応用部品 J1748A Power Splitter (1.5G-18GHz) を同軸ケーブルで接続します (2か所)。
3. J1748A と MU196020A の Ext Clock Input コネクタと同軸ケーブルにて接続します (4か所)。
4. MX190000A を起動し、画面上のメニューバーから [Menu] → [Combination Setting] を選択し、Inter module Combination で Sync ON/OFF を [Channel Synchronization] に設定してください。

注:

- ・ MU196020A は Slot1 から順に装着してください。
- ・ MU181500B から MU196020A に接続するケーブルの位相差は 10 ps 以内になるようにしてください。

第4章 使用例

この章では、MP1900A モジュールの使用例について説明します。

- 4.1 400GbE トランシーバ用の光コンポーネント評価 4-2
- 4.2 400GbE トランシーバ用 SERDES などのデバイス評価 .. 4-5

4

使
用
例

4.1 400GbE トランシーバ用の光コンポーネント評価

MU196020A と MU196040A を使用して、400GbE 光トランシーバに使用する光コンポーネントの評価方法について説明します。

光コンポーネントとしては以下があります。

- ・ レーザダイオード、ドライバアンプや EML などで構成される TOSA (Transmitter optical sub-assembly)
- ・ フォトダイオード、TIA (Transimpedance amplifier) などで構成される ROSA (Receiver optical sub-assembly)

本測定のブロック図を以下に示します。MP1900A、MU181000B、MU196020A、および MU196040A を使用します。

次の図のように被測定物に 4 つの通信路 (レーン) がある場合は、レーンを 1 つずつ評価します。

MU196020A および MU196040A を 4 台用意すると 4 レーン同時に評価を行うことができます。1 台の MP1900A に同時実装できる MU196020A または MU196040A は 4 台までです。接続方法は「3.2.4 PPG の Multi Channel 同期をする場合」を参照してください。





図 4.1-1 光コンポーネント評価ブロック図

測定系

1. MP1900A 2 台と被測定物を GND に接続します。
2. MU181000B の Clock Output と、MU196020A の Ext. Clock In を同軸ケーブルで接続します。
3. MU196020A の Clock Out と、MU196040A の Ext. Clock In を同軸ケーブルで接続します。
4. MU196020A の Data Output、Data Output と被測定物 (TOSA) の Data Input を同軸ケーブルで接続します (2 か所)。

MU181000B



MU196020A



MU196040A



図 4.1-2 モジュールの接続図

5. MU196040A の Data Input、Data Input と被測定物 (ROSA) の Data Output を同軸ケーブルで接続します (2 か所)。
6. 被測定物と光減衰器を接続します。減衰量は最小値にします。

試験方法

1. MP1900A の電源コードを接続します。
2. MP1900A の電源をオンにします。
3. MU196020A のデータ出力インターフェースを被測定物の入力に合わせます。MU196020A の [Output] タブから、振幅、オフセットを設定します。このときに Output はあらかじめ [OFF] にしておきます。
4. パターンを設定します。MU196020A、MP196040A の [Pattern] タブで試験パターンを選択します。
5. MU196020A の [Output] タブのビットレートで動作ビットレートを設定します。
6. MU196040A のデータ入力インターフェースを、被測定物の出力に合わせます。MU196040A の [Input] タブの Input Condition で被測定物の終端条件を、たとえば、[Differential 100 Ohm] に選択し、[Tracking] を選択します。
7. 被測定物の電源をオンにします。
電源をオンにする際は、MP1900A、被測定物の順にオンにしてください。

注意

電源がオンの状態で信号線を挿抜すると、被測定物が損傷するおそれがあります。ケーブル接続を変更する場合には、MP1900A の電源をオフにしてから作業を行ってください。

8. MU196020A の [Output] タブの Data/XData Output を [ON] に設定します。その後、画面上部の Output を  にします。
9. MU196040A のディレイおよびスレッショルドを設定します。
モジュールファンクションボタンの [Auto Search] をタッチします。対象のモジュールおよびモードを選択して実行します。入力レベルが小さい場合はマニュアルで調整します。
10. MU196040A の [Result] タブから測定を開始し、BER 測定の結果を確認します。
11. 正常に被測定物が動作していることを確認後、光減衰器の減衰量を調整することにより、被測定物 (ROSA) の感度を測定できます。
12. TOSA と ROSA の接続を変更して、手順 3 から 11 を繰り返します。

4.2 400GbEトランシーバ用SERDESなどのデバイス評価

400GbEトランシーバ用SERDESの評価では、CDR(Clock Data Recovery)のジッタ耐力を測定します。この測定には、伝送路やデバイスの周波数特性を補償するためにエンファシスの設定が必要です。

ここでは、MP1900AにMU196020Aが装着されている構成での試験例を記載します。

MU196020AおよびMU196040Aを4台用意すると4レーン同時に評価を行うことができます。1台のMP1900Aに同時実装できるMU196020AまたはMU196040Aは4台までです。接続方法は「3.2.4 PPGのMulti Channel同期をする場合」を参照してください。




図4.2-1 SERDES評価プロック図

測定系

1. MP1900Aと被測定物をGNDに接続します。
2. MU181000BのClock Outputと、MU181500BのExt. Clock Inputを同軸ケーブルで接続します。
3. MU181500BのJittered Clock Outputと、MU196020AのExt. Clock Inを同軸ケーブルで接続します。
4. MU196020AのClock OutとMU196040AのExt. Clock Inを同軸ケーブルで接続します。
5. MU196020AのData Output、 $\overline{\text{Data}}$ Outputと被測定物のData Inputを同軸ケーブルで接続します(2か所)。
6. MU196040AのData Input、 $\overline{\text{Data}}$ Inputと被測定物のData Outputを同軸ケーブルで接続します(2か所)。
7. 被測定物にReference Clockを供給する場合は、MU181500BのSub-rate Clock Outputと被測定物のClock Inputを同軸ケーブルで接続します。




図 4.2-2 モジュールの接続図

試験方法

1. MP1900A の電源コードを接続します。
2. MP1900A の電源をオンにします。
3. MU181500B で付加するジッタの周波数や振幅を設定します。
被測定物に Reference Clock を供給する場合は、Sub-rate Clock Output の振幅と分周比を設定します。
4. MU196020A のデータ出力インターフェースを被測定物の入力に合わせます。MU196020A の [Output] タブから、振幅、オフセットを設定します。このときに Output はあらかじめ [OFF] にしておきます。
5. MU196020A の [Output] タブのビットレートで動作ビットレートを [28 Gbit/s] に設定します。
6. MU196020A の [Pattern] タブで試験パターンを選択します。
7. MU196020A の [Output] タブの Data Output を [ON] に設定します。
その後、画面上部の Output を にします。
8. MU196040A のディレイおよびスレッショルドを設定します。
モジュールファンクションボタンの [Auto Search] をタッチします。対象のモジュールおよびモードを選択して実行します。入力レベルが小さい場合はマニュアルで調整します。

9. MU196040A の [Result] タブから測定を開始し、BER 測定の結果を確認します。
10. MU196020A の [Emphasis] タブでエンフェアシスを設定します。
11. MU196040A の BER 測定結果を確認しながら MU196020A のエンフェアシス設定を変更し、BER が最良となる値を求めます。
12. MU196040A の BER 測定結果を確認しながら MU181500B で付加するジッタの周波数や振幅を変更し、BER が最良となる値を求めます。

第5章 性能試験

この章では、MP1900A モジュールの性能試験について説明します。

5.1	性能試験の実施時期	5-2
5.2	性能試験用機器	5-3
5.3	性能試験項目	5-4
5.3.1	動作周波数範囲	5-4
5.3.2	波形評価試験	5-6
5.3.3	入力レベル	5-10
5.3.4	パターン	5-13
5.3.5	エラー検出	5-14

5

性能試験

5.1 性能試験の実施時期

MP1900A モジュールの主要性能が規格を満足していることを確認するため、性能試験を行います。

性能試験は、MP1900A モジュールの受け入れ検査時、修理後の動作確認時および定期試験時（6か月ごと）に行ってください。

5.2 性能試験用機器

性能試験を始める前に、MP1900A と各測定器のウォーミングアップを 30 分以上行ってください。性能試験に必要な機器を次の表に示します。

表 5.2-1 性能試験に必要な機器

機器名	形名	要求される性能
誤り検出器	MP1900A + MU196040A-001 または MP1900A + MU196040B	動作周波数: 2.4~32.1 GHz NRZ データ入力感度: 50 mVp-p 以下 ^{*1} PAM4 データ入力感度: 300 mVp-p 以下 ^{*2}
		電気チャネル: 帯域 70 GHz 以上
信号発生器	MP1900A + MU196020A + MU181000A/B、または MG3690 シリーズ	Ext Clock を使用する場合 動作周波数: 1.2~16.05 GHz 出力レベル: 300~1000 mVp-p 波形: 矩形波または正弦波
同軸電気長規定ケーブル (0.4m、Vコネクタ)	J1789A	帯域: 65 GHz データ信号接続用
同軸電気長規定ケーブル (0.8m、Vコネクタ)	J1790A	帯域: 65 GHz データ信号接続用
同軸ケーブル 0.3 m (SMA コネクタ)	J1624A	帯域: 18 GHz クロック信号接続用
同軸ケーブル 1 m	J1625A	帯域: 18 GHz トリガ信号接続用
同軸減衰器	J0541E	減衰量: 6 dB
精密固定減衰器 20 dB	41V-20	減衰量: 20 dB
精密アダプタ	34VFK50	MU196040A-001 Data Input 接続用
パワーメータ	ML2437A または ML2438A	
パワーセンサ+ケーブル	MA2444D	

* 1: PRBS31、26.5625 Gbit/s、32.1 Gbit/s、MU196040A-001 実装時

* 2: PAM4 0/1 1/2 2/3 Level、PRBS31、BER が 1E-06 となる Eye heightにおいて、External Clock 使用時、26.5625 Gbaud、MU196040A-001 実装時

注:

被測定装置と測定機器類は、特に指示する場合を除き少なくとも 30 分間は予熱を行い、十分に安定してから性能試験を行ってください。

最高の測定確度を發揮するには、上記のほかに以下についても問題がないことが必要です。

- ・ 室温下での実施
- ・ AC 電源電圧の変動が少ないこと
- ・ 騒音・振動・ほこり・湿度

5.3 性能試験項目

以下の試験項目について説明します。

- ・ 動作周波数範囲
- ・ 波形評価試験
- ・ 入力レベル
- ・ パターン
- ・ エラー検出

5.3.1 動作周波数範囲

(1) 規格

表 5.3.1-1 規格

オプション	規格
MU196020A-001	2.4~32.1 Gbit/s(Gbaud)
MU196020A-002、y12	2.4~58.2 Gbit/s(Gbaud)
MU196020A-003、y23	2.4~64.2 Gbit/s(Gbaud)
MU196040A または MU196040B-001	2.4~32.1 Gbit/s(Gbaud)
MU196040B-002、y12	2.4~58.2 Gbaud 2.4~64.2 Gbit/s

(2) 接続





図 5.3.1-1 動作周波数範囲試験の接続図

MU181000B の代わりに MU181000A を使用する場合は、MU181000A の Clock Output に 6 dB 同軸減衰器を接続してください。

(3) 手順

1. MP1900A に MU196020A を装着し、ケーブルを接続しない状態で電源をオンにします。
2. MU196020A と MU196040A/B の変調方式を [NRZ] にします。



3. MU196020A の [Output] タブで Amplitude を 0.500 Vp-p、Offset を 0.000 V、Vth に設定します。
4. MU196020A の [Pattern] タブで試験パターンを PRBS、Length を $2^{31}-1$ に設定します。
5. 設定完了後、MP1900A の電源をオフにします。
6. 図 5.3.1-1 に従って、測定器のケーブルを接続します。
7. MP1900A と測定器の電源をオンにして、ウォーミングアップします。
8. MP1900A 信号出力をオンにして、MU196020A の信号を出力させます。
9. MU196040A/B の位相、スレッショルド値を最適値に調整します。
10. MU196040A/B でエラーが検出されないことを確認します。
11. 形名、オプションによって次の範囲で動作周波数を可変させ、範囲内でエラーが生じていないことを確認します。

MU196040A および MU196040B-001: 2.4～32.1 Gbit/s (Gbaud)

MU196040B-002: 2.4～64.2 Gbit/s (Gbaud)

MU196040A および MU196040B-001 では、32.1 Gbit/s を超える範囲の試験に対応していません。

MU196040A および MU196040B-001 を使用したときの、MU196020A の 32.1 Gbit/s を超える性能は、「5.3.2 波形評価試験」で確認してください。

5.3.2 波形評価試験

(1) 規格

表 5.3.2-1 MU196020A 規格

項目	条件	規格
振幅	0.07~0.70 Vp-p ^{*1、*2、*3、*4} 0.07~0.60 Vp-p ^{*5} 0.07~0.55 Vp-p ^{*6}	振幅の±12%±35 mV
オフセット (Vth)	$-2.0 - \frac{\text{振幅}}{2} \sim +3.3 - \frac{\text{振幅}}{2}$ V	±65 mV ±10% of offset (Vth) ±(Eye Amplitude Accuracy / 2) ^{*7、*8}
クロスホールドポイント ^{*11}	振幅: 0.50 Vp-p	50% 固定
Tr/Tf ^{*11}	振幅: 0.50 Vp-p	9.0 ps (20~80%) ^{*1、*7、*9} 8.5 ps (20~80%) ^{*2、*3、*7、*9} 9.5 ps (20~80%) ^{*4、*7、*9} 8.8 ps (20~80%) ^{*5、*6、*7、*9}
Jitter ^{*10、*11、*12}	振幅: 0.50 Vp-p	6.0 ps p-p ^{*1、*2、*3、*4、*5、*6、*9} 600 fs rms ^{*1、*2、*3、*4、*5、*6、*9}

*1: J1789A ケーブル使用時、MU196020A-001 の場合、32.1 Gbit/s にて

*2: J1789A ケーブル使用時、MU196020A-002 の場合、58.2 Gbit/s にて

*3: J1789A ケーブル使用時、MU196020A-003 の場合、64.2 Gbit/s にて

*4: J1790A ケーブル使用時、MU196020A-001 の場合、32.1 Gbit/s にて

*5: J1790A ケーブル使用時、MU196020A-002 の場合、58.2 Gbit/s にて

*6: J1790A ケーブル使用時、MU196020A-003 の場合、64.2 Gbit/s にて

*7: MU196020A-x11 実装時の Emphasis 設定時は除く

*8: PAM4 設定時は PAM4 Amplitude (3/2、2/1、1/0) の振幅均等 33% 設定時

*9: 代表値

*10: ジッタ規格値は、残留ジッタ < 200 fs (RMS) のオシロスコープを使用したときの値です。

*11: NRZ

*12: 20~30 °C (一定温度) にて、測定カウント 30

(2) 接続




図 5.3.2-1 波形試験の接続図

MU181000B の代わりに MU181000A を使用する場合は、MU181000A の Clock Output に 6 dB 同軸減衰器を接続してください。

波形試験には帯域 70 GHz、残留ジッタ < 200 fs (RMS) のサンプリングオシロスコープを使用してください。

(3) 手順

1. MP1900A に MU196020A を装着し、ケーブルを接続しない状態で電源をオンにします。
2. MU196020A の変調方法を [NRZ] にします。
3. MU196020A の [Output] タブで次のとおり設定します。

Bit Rate

MU196020A-001	32.100 000
---------------	------------

MU196020A-002	58.200 000
---------------	------------

MU196020A-003	64.200 000
---------------	------------

Ext ATT Factor	0.000
----------------	-------

Amplitude	0.070
-----------	-------

Offset	AC OFF, 0.000, Vth
--------	--------------------

Half Period Jitter	0
--------------------	---

Delay	0
-------	---

[Cable for Data Output] には、サンプリングオシロスコープとの接続に使用するケーブルの形名を設定します。

4. MU196020A の [Output] タブから試験する Data 出力の振幅、オフセットを設定します。
5. MU196020A の [Pattern] タブで試験パターンを PRBS、2^31-1 に設定します。
6. サンプリングオシロスコープに入力するトリガ信号を設定します。 MU196020A の AUX Out から 1/N Clock を選択し、使用するサンプリングオシロスコープに合わせて分周比を設定します。
7. 設定完了後、MP1900A の電源をオフにします。
8. 図 5.3.2-1 に従って、測定器のケーブルを接続します。ケーブル未接続側の出力には添付の V210 終端器を必ず接続してください。
9. MP1900A と測定器の電源をオンにして、ウォーミングアップします。
10. MP1900A の信号出力をオンにして、信号を出力させます。
11. サンプリングオシロスコープで振幅を測定し、結果を記録します。
12. MU196020A の [Output] タブで Amplitude を設定します。

MU19020A-002、J1790A ケーブル使用時	0.600
-----------------------------	-------

MU19020A-003、J1790A ケーブル使用時	0.550
-----------------------------	-------

上記以外	0.700
------	-------

13. サンプリングオシロスコープで振幅を測定し、結果を記録します。

14. MU196020A の [Output] タブで Offset を設定します。

MU19020A-002、J1790A ケーブル使用時	-2.300
-----------------------------	--------

MU19020A-003、J1790A ケーブル使用時	-2.275
-----------------------------	--------

上記以外	-2.350
------	--------

15. サンプリングオシロスコープでアイの中間レベルを測定し、結果を記録します。

16. MU196020A の [Output] タブで Amplitude を 0.070、Offset を 3.265 に設定します。
17. サンプリングオシロスコープでアイの中間レベルを測定し、結果を記録します。
18. MU196020A の [Output] タブで Amplitude を 0.500、Offset を 0.000 に設定します。
19. サンプリングオシロスコープでクロスポイント、Tr/Tf、およびジッタを測定し、結果を記録します。
20. MU196020A の変調方法を [PAM4] にします。
21. MU196020A の [Output] タブで Total Amplitude を 0.070 に設定し、[Even] をタッチします。
22. サンプリングオシロスコープで振幅を測定し、結果を記録します。
23. MU196020A の [Output] タブで Total Amplitude を設定します。

MU19020A-002、J1790A ケーブル使用時	0.600
MU19020A-003、J1790A ケーブル使用時	0.550
上記以外	0.700

24. サンプリングオシロスコープで振幅を測定し、結果を記録します。
25. MU196020A の [Output] タブで Offset を設定します。

MU19020A-002、J1790A ケーブル使用時	-2.300
MU19020A-003、J1790A ケーブル使用時	-2.275
上記以外	-2.350
26. サンプリングオシロスコープでレベル 2/1 の中間レベルを測定し、結果を記録します。
27. MU196020A の [Output] タブで Total Amplitude を 0.070、Offset を 3.265 に設定します。
28. サンプリングオシロスコープでレベル 2/1 の中間レベルを測定し、結果を記録します。
29. MU196020A の Data Output とサンプリングオシロスコープの Input を同軸ケーブルで接続します。MU196020A のケーブル未接続側の出力コネクタには添付の V210 終端器を必ず接続してください。手順 3 から 28 の測定を繰り返します。

5.3.3 入力レベル

(1) 規格

表 5.3.3-1 規格

オプション	規格
MU196040A-001	NRZ 入力振幅: 0.05~1.0 Vp-p PAM4 入力振幅: 0.3~1.0 Vp-p スレッショルド電圧: -3.5~+3.3 V
MU196040B-001	NRZ 入力振幅: 0.05~1.0 Vp-p PAM4 入力振幅: 0.3~1.0 Vp-p スレッショルド電圧: -3.5~+3.3 V
MU196040B-002、 MU196040B-001 + y12	NRZ 入力振幅 (\leq 32.1 Gbit/s): 0.05~1.0 Vp-p NRZ 入力振幅 ($>$ 32.1 Gbit/s): 0.1~1.0 Vp-p PAM4 入力振幅 (\leq 32.1 Gbaud): 0.3~1.0 Vp-p PAM4 入力振幅 ($>$ 32.1 Gbaud): 0.4~1.0 Vp-p スレッショルド電圧: -3.5~+3.3 V

(2) 接続




図 5.3.3-1 入力レベル試験の接続図

(3) 手順

- 5.3.1 項の手順 (3) の 1~5 と同様に機器を設定します。
- 図 5.3.3-1 に従って、測定器のケーブルを接続します。
- MP1900A と測定器の電源をオンにして、ウォーミングアップします。
- MU196020A および MU196040A/B を表 5.3.3-2 の 1~4 の設定にします。
- MU196040B 使用時に 32.1 Gbit/s 以上の試験する場合は、表 5.3.3-2 の 1、3、5、6 の設定にしてください。
- MU196020A の出力をオン、MU196040A/B の [Start] をタッチします。
- [Auto Search] をタッチします。Mode を [Fine] にして [Start] をタッチします。スレッショルド電圧および位相が最適値に調整され、エラーが発生しないことを確認します。
- MU196020A と MU196040A/B の変調方式を [PAM4] にします。

8. MU196020A および MU196040A/B を表 5.3.3-3 の 1~4 の設定にします。

MU196040B 使用時に 32.1 Gbaud 以上の試験する場合は、表 5.3.3-3 の 1、3、5、6 の設定にしてください。また、MU196040B の [Input] タブで [Differential] に設定します。

9. Data Input のケーブルを外し、Data Input のケーブルだけを接続します。MU196020A のケーブル未接続側の出力コネクタには添付の V210 終端器を必ず接続してください。

10. MU196040A/B の Input の画面で Input Condition を [Single-Ended]、[XData] に設定して、手順 4 から 8 を繰り返してエラーが発生しないことを確認します。

表 5.3.3-2 NRZ 入力レベル試験設定内容 (MU196040A/B)

No.	MU196020A			MU196040A/B	
	終端	振幅 [Vp-p]	オフセット (Vth) [V]	終端	スレッショルド電圧 [V] *3
1	GND	0.7	-2.35	GND	-2.350
2		0.05*1	-0.225*1		-0.225
3		0.7	+2.95		+2.950
4		0.05*2	+0.305*2		+0.305
5		0.1	-2.05		-2.650
6		0.1	+3.25		+3.250

*1: 振幅 0.05 Vp-p、オフセット -0.225 V の信号を出力するには、MU196020A の Data Output コネクタと Data Output コネクタそれぞれに精密固定減衰器 20 dB (応用部品 41V-20) および精密アダプタ (応用部品 34VFK50) を使用してください。

MU196020A を次のとおり設定してください。

振幅 0.5 Vp-p

オフセット -2.25 V

*2: 振幅 0.05 Vp-p、オフセット+0.305 V の信号の信号を出力するには、MU196020A の Data Output コネクタと Data Output コネクタそれぞれに精密固定減衰器 20 dB (応用部品 41V-20) および精密アダプタ (応用部品 34VFK50) を使用してください。

MU196020A を次のとおり設定してください。

振幅 0.5 Vp-p

オフセット +3.05 V

*3: Mode を [Fine (NRZ)] にして Auto Search を実行し、スレッショルド電圧および位相を最適値に調整してください。

表 5.3.3-3 PAM4 入力レベル試験設定内容 (MU196040A/B)

No.	MU196020A			MU196040A/B	
	終端	振幅 [Vp-p]	オフセット (Vth) [V]	終端	スレッショルド電圧 [V]*
1	GND	0.7	-2.35	GND	Upper: -2.350 + 0.233 (-2.117) Middle: -2.350 Lower: -2.350 - 0.233 (-2.583)
2		0.3	-2.15		Upper: -2.150 + 0.100 (-2.050) Middle: -2.150 Lower: -2.150 - 0.100 (-2.250)
3		0.7	+2.95		Upper: +2.950 + 0.233 (+3.183) Middle: +2.950 Lower: +2.950 - 0.233 (+2.717)
4		0.3	+3.15		Upper: +3.150 + 0.100 (+3.250) Middle: +3.150 Lower: +3.150 - 0.100 (+3.050)
5		0.4	-2.20		Upper: -2.20 + 0.133 (-2.067) Middle: -2.200 Lower: -2.200 - 0.133 (-2.333)
6		0.4	+3.10		Upper: +3.100 + 0.133 (+3.333) Middle: +3.100 Lower: +3.100 - 0.133 (+2.967)

* : Mode を [Fine (PAM4)] にして Auto Search を実行し、スレッショルド電圧および位相を最適値に調整してください。

注:

終端条件を変更する場合は、必ず以下の順番で MU196020A および MU196040A/B を設定してください。設定順、終端条件の違いによっては、両器に損傷を与える場合があります。

- (1) MU196020A の出力をオフにします。
- (2) MU196040A/B の終端条件を GND に設定します。
- (3) MU196020A の終端条件を変更します。
- (4) MU196040A/B の終端条件を MU196020A と同じ条件に設定します。

5.3.4 パターン

(1) 規格

- ・ PRBS パターン (NRZ、PAM4)
- ・ Zero Substitution パターン (NRZ)
- ・ SSPRQ パターン (PAM4)

(2) 接続

機器の接続方法は図 5.3.3-1 を参考にしてください。

(3) 手順

1. 5.3.1 項の手順 (3) の 1~5 と同様に機器を設定します。
2. 図 5.3.3-1 に従って、測定器のケーブルを接続します。
3. MP1900A と測定器の電源をオンにして、ウォーミングアップします。
4. MU196020A と MU196040A/B の変調方法を [NRZ] にします。
5. MU196020A の出力をオン、MU196040A/B の [Start] をタッチします。必要に応じて位相を調整し、エラーが発生しないことを確認します。
6. MU196040A/B と MU196020A の双方について、[Pattern] タブで PRBS パターン長を次の順番で変え、エラーが発生しないことを確認します。
 2^{7-1} 、 2^{9-1} 、 2^{10-1} 、 2^{11-1} 、 2^{13-1} 、 2^{15-1} 、 2^{20-1} 、 2^{23-1} 、 2^{31-1}
7. MU196040A/B と MU196020A の双方について、PRBS パターン長を 2^{31-1} に設定します。次の 4 とおりの変調方法と Logic の組み合わせでエラーが発生しないことを確認します。

表 5.3.4-1 変調方法と Logic の設定

	変調方法	Logic	Logic MSB	Logic LSB
1	NRZ	POS	—	—
2	NRZ	NEG	—	—
3	PAM4	—	POS	POS
4	PAM4	—	NEG	NEG

8. MU196020A と MU196040A/B の変調方法を [NRZ] にします。
9. MU196040A/B と MU196020A の双方の試験パターンを Zero Substitution に変更します。Length を次の順番で変え、エラーが発生しないことを確認します。
 2^7 、 2^9 、 2^{10} 、 2^{11} 、 2^{15} 、 2^{20} 、 2^{23} 、 2^{7-1} 、 2^{9-1} 、 2^{10-1} 、 2^{11-1} 、 2^{15-1} 、 2^{20-1} 、 2^{23-1}
10. MU196020A と MU196040A/B の変調方法を [PAM4] にします。
11. MU196040A/B と MU196020A の双方の試験パターンを SSPRQ に変更します。エラーが発生しないことを確認します。

5.3.5 エラー検出

(1) 規格

誤り率:	$0.0000 \times 10^{-16} \sim 1.0000$
誤り個数:	$0 \sim 1 \times 10^{16}$
エラー・フリー・インターバル (EFI):	0.0000~100.0000%
エラー・インターバル (EI):	$0 \sim 1 \times 10^{16}$
クロック周波数:	
MU196040A-001	2.4~32.1 GHz、
MU196040B-001	2.4~32.1 GHz、
MU196040B-002	2.4~64.2 GHz、
確度:	$\pm(10 \text{ ppm} + 1 \text{ kHz})$

(2) 接続

機器の接続方法は、図 5.3.3-1 を参考にしてください。

(3) 手順

1. 5.3.1 項の手順 (3) の 1~5 と同様に機器を設定します。
2. 図 5.3.3-1 に従って、測定器のケーブルを接続します。
3. MP1900A と測定器の電源をオンにして、ウォーミングアップします。
4. MU181000B の周波数を 10 GHz に設定します。
5. MU196020A と MU196040A/B の変調方法を [NRZ] にします。
6. MU196020A が NRZ 20 Gbit/s になっていることを確認し出力をオン、MU196040A/B の [Start] をタッチします。必要に応じて位相を調整し、エラーが発生しないことを確認します。
7. MU196020A のエラー挿入機能をオンにし、MU196040A/B の [Result] タブの ER 測定結果が、MU196020A の [Error Addition] タブで設定している値になっていることを確認します。
8. MU196020A の [Error Addition] タブでは、Variation を [Single] に設定します。
9. MU196040A/B の [Measurement] タブの Gating で、Cycle を [Single]、測定時間を 10 秒に設定します。
10. MU196040A/B の [Start] をタッチし、10 秒間の測定が行われている間に、MU196020A の [Error Addition] タブの [Single] を 1 回タッチします。
10 秒間の測定終了後に次の結果となっていることを確認します。

誤り率 (ER):	5.0000E-12
誤り個数 (EC):	1.0000E-00
エラー・フリー・インターバル (%EFI):	99.9900%
エラー・インターバル (EI):	1

第6章 保守

この章では、MP1900A モジュールの保守について説明します。

6.1	日常の手入れ	6-2
6.2	保管上の注意	6-2
6.3	輸送方法	6-3
6.4	校正	6-3

6

保守

6.1 日常の手入れ

- ・ 外観のよごれは、薄めた中性洗剤を含ませた布で拭き取ってください。
- ・ ほこりやちりが付着した場合は、掃除機で吸い取ってください。
- ・ ネジなどの取り付け部品のゆるみは、規定の工具で締めてください。

6.2 保管上の注意

MP1900A モジュールに付着したほこり、手あか、その他によごれ、しみなどを拭き取って保管してください。

パネルのコネクタには、添付品のオープンおよび同軸終端器を取り付けてください。

また、以下の場所での保管は避けてください。

- ・ 直射日光が当たる場所
- ・ 粉じんが多い場所
- ・ 屋外
- ・ 結露する場所
- ・ 水、油、有機溶剤または薬液などの液中、またはこれらの液体が付着する場所
- ・ 潮風、腐食性ガス（亜硫酸ガス、硫化水素、塩素、アンモニア、二酸化窒素、塩化水素など）がある場所
- ・ 落下、または転倒のおそれがある場所
- ・ 潤滑油からのオイルミストが発生する場所
- ・ 高度 2000 m を超える場所
- ・ 車両、船舶または航空機内など振動または衝撃が多く発生する環境
- ・ 次の温度と湿度の場所

温度: -20 °C 以下、または 60 °C 以上

湿度: 85 %以上

推奨保管条件

長期保管するときは、上記の保管前の注意条件を満たすほかに、以下の環境条件の範囲内で保管することをお勧めします。

- ・ 温度: 5~30 °C の範囲
- ・ 湿度: 40~75 %の範囲
- ・ 1日の温度、湿度の変化が少ないところ

6.3 輸送方法

MP1900A モジュールを輸送する場合、開梱時の梱包材料を保管している場合はその材料を使用して梱包してください。保管していない場合は以下の手順で梱包してください。

なお、MP1900A モジュールを取り扱う際は必ず清潔な手袋を着用し、傷などを付けないように静かに行ってください。

<手順>

1. 乾いた布で MP1900A モジュール外面のよごれやちり、ほこりを清掃してください。
2. ネジのゆるみや脱落がないかを点検してください。
3. 構造上の突起部や変形しやすいと考えられる部分には保護を行い、MP1900A モジュールをポリエチレンシートで包み、さらに防湿紙などで包装してください。
4. 包装した MP1900A モジュールを段ボール箱に入れ、合わせ目を粘着テープでとめてください。さらに輸送距離や輸送手段などの必要に応じて木箱などに収納してください。
5. 輸送時は「6.2 保管上の注意」の注意条件を満たす環境下においてください。

6

保守

6.4 校正

長期間安定した性能でシグナルクオリティアナライザ-R シリーズを使用する場合には、定期点検および校正などの日常のメンテナンスが欠かせません。常に最適の状態で使用していただくため、定期的な点検および校正を推奨します。

納入後の推奨校正周期は 12 か月です。

納入後のサポートなどについては、本書（紙版説明書では巻末、電子版説明書では別ファイル）に記載の「本製品についてのお問い合わせ窓口」へご連絡ください。

次の事項に該当する場合は、校正および修理を辞退させていただくことがあります。

- ・ 製造後、7 年以上を経過した測定器で部品入手が困難な場合、または摩耗が著しく、校正および修理後の信頼性が維持できないと判断される場合
- ・ 当社の承認なしに回路変更、修理または改造などが行われている場合
- ・ 修理価格が新品価格に対し、高額になると判断される場合

第7章 ブラブルショーティング

この章では、MP1900A モジュールの動作時に異常が発生した場合、故障かどうかを判断するためのチェック方法について説明します。

7.1 モジュール交換時の問題	7-2
7.2 出力波形観測時の問題	7-3
7.3 エラーレート測定時の問題	7-4
7.4 同期が確立しない問題.....	7-5


7.1 モジュール交換時の問題

表 7.1-1 MP1900A モジュール交換時の問題対処方法一覧

現象	確認項目	対処方法
モジュールを認識しない。	モジュールは、確実に装着されていますか。	『MP1900A シグナルクオリティアナライザ-R 取扱説明書』の「3.3 モジュールの装着と取り外し」に従って、再度装着してください。
	適切なモジュールが装着されていますか。	インターネットのアンリツホームページ (https://www.anritsu.com) の MP1900A Series Signal Quality Analyzers-R の製品情報ページにアクセスして、サポート対象モジュールと、MP1900A のソフトウェアバージョンを確認してください。 対象モジュールが装着されているのにモジュールが認識されない場合、故障の可能性がありますので、紙版説明書では巻末、電子版説明書では別ファイルに記載の「本製品についてのお問い合わせ窓口」へご連絡ください。

7.2 出力波形観測時の問題

表 7.2-1 出力波形観測時の問題対処方法一覧

現象	確認項目	対処方法
出力波形が正しく観測できない。	[Output] タブの Data、または Clock が [ON] になっていますか。	信号を出力したいチャネルの [Output] タブで、Data または Clock を [ON] に設定します。  Output が [OFF] の場合、リストボックスをタッチして [ON] にしてください。
	Output が [ON] ( Output) になっていませんか。	画面左上にある  をタッチし、[ON] に設定してください。
	動作クロックは正しく供給されていますか。	内蔵クロックを使用している場合は、設定ビットレートを確認してください。 外部から供給している場合、接続インターフェースを確認してください。インターフェースについては「3.1 パネルの説明」を参照してください。
	トリガクロックは正しく設定されていますか。	サンプリングオシロスコープのトリガ用クロックは、MU196020A の AUX Output から出力される信号を使用してください。 AUX Output コネクタの設定と測定するサンプリングオシロスコープとのインターフェースが正しいことを確認してください。
	電気インターフェースケーブルがゆるんでいませんか。	コネクタ部分を締め直してください。
	ケーブルやコネクタは、十分な高周波特性がある使用していますか。	65 GHz 以上の周波数帯域があるケーブルやコネクタを使用してください。ビットレートが 32.1 Gbit/s (Gbaud) 以下の場合は、40 GHz 以上の周波数帯域があるケーブルやコネクタを使用してください。

7.3 エラーレート測定時の問題

表 7.3-1 エラーレート測定時の問題対処法一覧

現象	確認項目	対処方法
エラーが発生する。	被測定物との接続インターフェースは正しいですか。	データレート、レベル、オフセット、終端条件が一致しているか確認してください。
	MU196020A と誤り検出器(ED)の論理パターンは正しく設定されていますか。	MU196020A の発生するパターンは被測定物が受信可能なパターンに設定されているか、被測定物が発生するパターンと ED の検出パターンの設定は一致しているか確認してください。 被測定物が MU196020A のパターンを変更せずに出力する場合、MU196020A と ED を直接接続してエラーが検出されるか確認してください。 MU196040A、MU196040B-001 を使用する場合は 32.1 Gbit/s (Gbaud) を超えない範囲で使用してください。
	エラー付加機能は OFF に設定されていますか。	[Error Addition] タブで Error Addition Switch が [OFF] になっていることを確認してください。
	電気インターフェースケーブルがゆるんでいませんか。	コネクタ部分を締め直してください。
	ケーブルやコネクタは、十分な高周波特性がある物を使用していますか。	65 GHz 以上の周波数帯域があるケーブルやコネクタを使用してください。ビットレートが 32.1 Gbit/s (Gbaud) 以下の場合は、40 GHz 以上の周波数帯域があるケーブルやコネクタを使用してください。
	位相マージンとスレッショルドマージンは十分に確保されていますか。	MU196020A と被測定物間、被測定物と ED 間の位相とオフセットがそれぞれ最適になるように調整します。

7.4 同期が確立しない問題

表 7.4-1 同期が確立しない問題対処方法一覧

項目	確認項目	対処方法
入力条件	接続ケーブルの品質、状態、また長さなどは大丈夫ですか。	以下の場合は、適切なケーブルに交換してください。 <ul style="list-style-type: none"> ・周波数特性が十分でない ・損失が大きい ・ケーブルやコネクタに破損がある ・コネクタが汚れている
	ケーブルは正しく確実に接続されていますか。	接続先やコネクタの締め付けなどを確認してください。
	シングルや差動 (50/100 Ω) 入力の設定は合っていますか。	正しく設定してください。
	入力レベルは適正ですか。	オシロスコープなどでレベルを確認してください。
	入力ビットレートやクロック周波数は適正ですか。	適切なビットレートやクロック周波数にしてください。 注: 周波数カウンタで現在のクロック周波数を確認できます。
	クロックリカバリ使用時は周波数設定をビットレートの近くにあわせていますか。	使用するビットレートの近くに設定してください。
終端条件	終端電圧はあわせていますか。	終端電圧を正しく設定してください。 注: 正しく設定されていないと故障の原因となる場合があります。
クロック設定条件	PAM4 PPG および PAM4 ED のクロック設定は合っていますか。	PAM4 PPG: [Misc2] タブ - Output Clock Rate および Operation Baud Rate (Clock Source-External 選択時) の設定を確認してください。 [Output] タブの Baud Rate の値を確認してください。 PAM4 ED: [Input] タブ - Clock - Operation Baud Rate (Selection で External Clock を選択時) の設定を確認してください。 [Result] タブの Clock Count または Frequency の値を確認してください。 注: クロックが正しく設定されていないと、期待する測定結果になりません。

表 7.4-1 同期が確立しない問題対処方法一覧 (続き)

項目	確認項目	対処方法
PAM4 シンボル同期条件	PAM4 MSB と LSB がシンボル同期していますか。	<p>Diagnostics Mode にて MSB/LSB Diff が 0 になっているか確認してください。0 の場合はシンボル同期が確立しています。</p> <p>PAM4 ED の [Result] タブで Upper Eye Threshold と Lower Eye Threshold の両方または片方に、Middle Eye Height の範囲内の電圧を設定した場合は MSB/LSB Diff が「-----」表示になることがあります。</p> <p>注:</p> <p>シンボル測定をするには、MSB/LSB Diff が 0 になっている必要があります。</p>
PAM4 Auto Search 条件	Auto Search に失敗していませんか。	<p>Diagnostics Mode にて MSB/LSB Diff が ± 48 以内になっているか確認してください。入力レベルが十分か確認してください。</p> <p>注:</p> <p>Auto Search をするには、MSB/LSB Diff が ± 48 以内になっている必要があります。</p>
PAM4 パターン条件	PAM4 MSB と LSB のパターンが違っていませんか。	<p>Diagnostics Mode にて MSB および LSB の同期が確立するか確認してください。必要に応じて MSB または LSB のロジック極性、コーディング条件の設定を変更してください。</p>

付録A 擬似ランダムパターン

A.1	擬似ランダムパターン	A-2
A.2	ゼロ置換パターン (Zero-Substitution Pattern).....	A-3

付
録

付
録
A

A.1 擬似ランダムパターン

擬似ランダムパターン発生原理を表 A.1-1 に示します。

擬似ランダムパターンは、表 A.1-1 に示す N 次の生成多項式で表され、その 1 周期は $2^n - 1$ となります。 $2^n - 1$ の周期をもつ PRBS パターンは 1 周期中に N ビット連続“1”的パターンが 1 回だけ出現します。

PRBS のパターンの出力レベルは、LOGIC を POS (正論理) に設定した場合、“1”が low level、“0”が High level に対応します。

PRBS パターンのマーク率は 1/2 で、表 A.1-1 に示すブロックで発生します。

表 A.1-1 擬似ランダムパターン発生原理

周期	生成多項式	パターン生成ブロック図
$2^{7}-1$	$1 + X^6 + X^7$	
$2^{9}-1$	$1 + X^5 + X^9$	
$2^{10}-1$	$1 + X^7 + X^{10}$	
$2^{11}-1$	$1 + X^9 + X^{11}$	
$2^{13}-1$	$1 + X + X^2 + X^{12} + X^{13}$	
$2^{15}-1$	$1 + X^{14} + X^{15}$	
$2^{20}-1$	$1 + X^3 + X^{20}$	
$2^{23}-1$	$1 + X^{18} + X^{23}$	
$2^{31}-1$	$1 + X^{28} + X^{31}$	

: シフトレジスタ

: 排他的論理和

A.2 ゼロ置換パターン (Zero-Substitution Pattern)

PRBS パターンの最長ゼロ連続ビットの直後からのパターンを論理“0”で置き換えることで設定ビット数だけ“0”が連続するようにします。

ただし、“0”に置き換えたビットの直後のビットが“0”的ときは、そのビットを反転して“1”にします。

例: 2^7 周期の PRBS パターンのとき

最長のゼロ連続数は $7 - 1 = 6$ bits なのでゼロ置換は下記の位置から始まります。




図 A.2-1 ゼロ置換パターン

付録 A 擬似ランダムパターン

付録B 初期設定項目一覧

ここでは、MU196020A と MU196040A、MU196040B に関する出荷時の設定項目初期値を示します。

なお、[Menu] → [Initialize] を選択すると全設定項目を初期設定値にすることができます。

B.1	MU196020A.....	B-2
B.1.1	PAM4.....	B-2
B.1.2	NRZ.....	B-8
B.2	MU196040A.....	B-13
B.2.1	PAM4.....	B-13
B.2.2	NRZ.....	B-18
B.3	MU196040B.....	B-23
B.3.1	PAM4.....	B-23
B.3.2	NRZ.....	B-30

付
録

付
録
B

B.1 MU196020A

B.1.1 PAM4

表 B.1.1-1 Output タブ

大項目	中項目	小項目	初期設定値
Baud Rate	Baud Rate		Variable
			12.500 000 Gbaud
Output	Data		ON
	Clock		ON
Level Guard			OFF
	Level Guard Setup	Total Amplitude	0.800 V
		Offset Max(Voh)	3.300 V
		Offset Min(Vol)	-2.800 V
(PAM4 波形設定)		Offset の切り替え	AC OFF
		Total Amplitude	0.500 Vp-p
		Upper Eye Ratio	33.400 %
		Level2 Voltage	0.083 V
		Offset	0.000 V
		Level1 Voltage	-0.083 V
		Lower Eye Ratio	33.400 %
		External ATT Factor	0.000 dB
Half Period Jitter			0
Cable for Data Output			J1789A 0.4m Cable (Recommend)
Delay			0 mUI
		Calibration	-
		Jitter Input	OFF
		Relative	0 mUI

表 B.1.1-2 Emphasis タブ

大項目	中項目	小項目	初期設定値
Manual Setting	Emphasis		Off
	Standard/Preset		USER
			De-Emphasis
			Preset0
Graph	Total Amplitude		0.500 Vp-p
	Upper Eye		33.400 %
	Lower Eye		33.400 %
	Pre	Cursor2	0.000 dB
		Cursor1	0.000 dB
	Post	Cursor1	0.000 dB
	Coefficient	C-2	0.000 000
		C-1	0.000 000
		C0	1.000 000
		C1	0.000 000
Channel Emulator	Channel Emulator Function		OFF
	Response		Normal
	Graph Mode		Freq. Domain
	Gain Adjust		1 GHz
ISI	ISI Function		OFF
	Standard/Interface		User
	Loss Channel		Not Specified
	Graph Mode		Freq. Domain
	Multi Point Mode		1point
	Tuning NF Insertion Loss		4.0 dB
	Tuning 1/2 NF Insertion Loss		2.0 dB

表 B.1.1-3 Pattern タブ

大項目	中項目	小項目	初期設定値
Test Pattern	All List		
PRBS		Length	$2^{15}-1$
		PRBS Inv MSB	ON
		PRBS Inv LSB	ON
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
		Logic LSB	POS
		Bit Shift	0
Data		Length	4 bits
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
		Logic LSB	POS
		Bit Shift	0
Data Editor		Data Length	4 bits
		Format	Hex(Byte)
		Edit Mode	Overwrite
		Cursor Addr	0x00000000
PRBS23Q、 PRBS31Q、 PRBS31Q (Infiniband)、 PRBS31Q (Fibre Channel)		PRBS Inv MSB	ON
		PRBS Inv LSB	ON
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
		Logic LSB	POS
		Bit Shift	0

表 B.1.1-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern			
PRBS13Q、 QPRBS13-CEI、 QPRBS31-CEI、 PRBS13Q (Infiniband)	PRBS Inv MSB	OFF	
	PRBS Inv LSB	OFF	
	Gray Coder	ON	
	Pre Coder	OFF	
	Logic MSB	POS	
	Logic LSB	POS	
	Bit Shift	0	
QPRBS13	Seed	Lane 0	
	Gray Coder	ON	
	Pre Coder	ON	
	Logic MSB	POS	
	Logic LSB	POS	
	Bit Shift	0	
SSPRQ、JP03A、 JP03B、Square Wave、 Transmitter Linearity	Logic MSB	POS	
	Logic LSB	POS	
	Bit Shift	0	
RS-FEC Scrambled Idle 50G 1Lane、 RS-FEC Scrambled Idle 100G 1Lanes、 RS-FEC-Int Scrambled Idle 100G 1Lanes	Gray Coder	ON	
	Pre Coder	OFF	
	Logic MSB	POS	
	Logic LSB	POS	
	Bit Shift	0	
	Lane	0	
RS-FEC Scrambled Idle 100G 2Lanes、 RS-FEC Scrambled Idle 200G 2Lanes、 RS-FEC Scrambled Idle 200G 4Lanes、 RS-FEC Scrambled Idle 400G 4Lanes、 RS-FEC Scrambled Idle 400G 8Lanes	Gray Coder	ON	
	Pre Coder	OFF	
	Logic MSB	POS	
	Logic LSB	POS	
	Bit Shift	0	

表 B.1.1-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern			
	CP in 1b/1b Encoding for PCIe6	Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
		Logic LSB	POS
		Seed	Lane 0
	MCP in 1b/1b Encoding for PCIe6	Gray Coder	ON
		Pre Coder	ON
		Logic MSB	POS
		Logic LSB	POS
		Seed	Lane 0
		SRIS	OFF
		SKP	SKPx1
		EIEOS	ON
	Jitter Mesurement Pattern in 1b/1b Encoding for PCIe6	Logic MSB	POS
	High Swing Toggle Pattern in 1b/1b Encoding for PCIe6	Logic LSB	POS
	Low Swing Toggle Pattern 1b/1b Encoding for PCIe6		
	Jitter Calibration Pattern for PCIe6		
	Preset Calibration Pattern for PCIe6		

表 B.1.1-4 Error Addition タブ

大項目	中項目	小項目	初期設定値
Error Addition			
	Error Addition Mode		
Bit Error on MSB	Symbol/Burst	Symbol	OFF
	Source	Internal	Bit Error on MSB
	Variation	Repeat	
	Rate	1E-3	
	Burst Length	1 Symbols	

表 B.1.1-5 Misc1 タブ

大項目	中項目	小項目	初期設定値
Pattern Sequence			Repeat
			ON
Repeat	Pulse Width	256 symbols	
	Delay	0 symbols	
AUX Input			Error Injection
			0V
AUX Output			1/N Clock
1/N Clock	(分周比)	1/64 Clock	
	Pattern Sync	Position	1 symbols

表 B.1.1-6 Misc2 タブ

大項目	中項目	小項目	初期設定値
Clock Setting		Clock Source	Unit1:Slot4:MU181500B* ¹
		Baud Rate	Variable* ¹
		Baud Rate	12.500 000 GBaud* ¹
		Offset* ¹	0 ppm
		Output Clock Rate	Halfrate
		Reference Clock* ¹	Internal
		Operation Bit Rate* ²	2.40 – 32.10 GBaud

* 1: Standard BERT for PAM4 で起動したとき

* 2: Expert BERT で起動したとき

B.1.2 NRZ

表 B.1.2-1 Output タブ

大項目	中項目	小項目	初期設定値
Bitrate			Variable
	Bitrate		12.500 000 Gbit/s
Output	Data		ON
	Clock		ON
Level Guard	Level Guard Setup	Amplitude	0.800 V
		Offset Max(Voh)	3.300 V
		Offset Min(Vol)	-2.800 V
(NRZ 波形設定)		Amplitude	0.500 Vp-p
		Offset の切り替え	AC OFF
		Offset	0.000 V
		Offset Position	Vth
		External ATT Factor	0.000 dB
Half Period Jitter			0
Cable for Data Output			
	J1789A 0.4m Cable (Recommend)		
Delay			0 mUI
	Calibration		-
	Jitter Input		OFF
	Relative		0 mUI

表 B.1.2-2 Emphasis タブ

大項目	中項目	小項目	初期設定値
Manual Setting	Emphasis Function Standard/Preset	Off	
		USER	
		De-Emphasis	
		Preset0	
Graph	Amplitude		0.500 Vp-p
	Pre	Cursor2	0.000 dB
		Cursor1	0.000 dB
	Post	Cursor1	0.000 dB
	Coefficient	C-2	0.000 000
		C-1	0.000 000
		C0	1.000 000
		C1	0.000 000
Channel Emulator	Channel Emulator Function		OFF
	Response		Normal
	Graph Mode		Freq. Domain
	Gain Adjust		1 GHz
ISI	ISI Function		OFF
	Standard/Interface		User
	Loss Channel		Not Specified
	Graph Mode		Freq. Domain
	Multi Point Mode		1point
	Tuning NF Insertion Loss		4.0 dB
	Tuning 1/2 NF Insertion Loss		2.0 dB

表 B.1.2-3 Pattern タブ

大項目	中項目	小項目	初期設定値
Test Pattern			All List
PRBS	Length	2^15-1	
	Mark Ratio	1/2	
	Logic	POS	
Zero Substitution	Length	2^15	
	Zero Substitution Length	1 bits	
	Additional Bit	1	
	Logic	POS	
Data	Length	2	
	Logic	POS	
Data Editor	Data Length	2	
	Format	Hex(Byte)	
	Edit Mode	Overwrite	
	Cursor Addr	0x00000000	
SSPR	Logic	POS	
RS-FEC Scrambled Idle 25G 1Lane	Logic	POS	
RS-FEC Scrambled Idle 50G 2Lanes、 RS-FEC Scrambled Idle 100G 4Lanes、 RS-FEC Scrambled Idle 100G 4Lanes RS(544,514)	Lane	0	
	Logic	POS	
CP in 8b/10b Encoding for PCIe1 CP in 8b/10b Encoding for PCIe2	Seed	Lane 0	
	Delay Symbol	OFF	
	SKP	SKPx1	
MCP in 8b/10b Encoding for PCIe1 MCP in 8b/10b Encoding for PCIe2	Seed	Lane 0	
	Delay Symbol	OFF	
	SKP	No SKP	
CP in 128b/130b Encoding for PCIe3 CP in 128b/130b Encoding for PCIe4 CP in 128b/130b Encoding for PCIe5	Preset	P0	
	SKP	No SKP	

表 B.1.2-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern	MCP in 128b/130b Encoding for PCIe3	SRIS	OFF
	SKP	SKPx1	
	EIEOS	ON	
	MCP in 128b/130b Encoding for PCIe5	SRIS	OFF
	SKP	SKPx1	
	EIEOS	ON	
	Pre Coder	ON	
	Jitter Calibration Pattern for PCIe1	Logic	POS
	Preset Calibration Pattern for PCIe1		
	Jitter Calibration Pattern for PCIe2		
	Preset Calibration Pattern for PCIe2		
	Jitter Calibration Pattern for PCIe3		
	Preset Calibration Pattern for PCIe3		
	Jitter Calibration Pattern for PCIe4		
	Preset Calibration Pattern for PCIe4		
	Jitter Calibration Pattern for PCIe5		
	Preset Calibration Pattern for PCIe5		

付
録付
録
B

表 B.1.2-4 Error Addition タブ

大項目	中項目	小項目	初期設定値
Error Addition			OFF
	Error Addition Mode		Bit Error
	Bit Error	Bit/Burst	Bit
		Source	Internal
		Variation	Repeat
		Route	Select
		Rate	1E-3
		Burst Length	1 bits

表 B.1.2-5 Misc1 タブ

大項目	中項目	小項目	初期設定値
Pattern Sequence			Repeat
Gating Output			ON
Repeat	Pulse Width	256 bits	
	Delay	0 bits	
Burst	Source	Internal	
	Data Sequence	Restart	
	Enable Period	128 000 bits	
	Burst Cycle	128 000 000 bits	
	Delay	0 bits	
	Pulse Width	128 000 bits	
AUX Input			Error Injection
	Vth	0V	
AUX Output			1/N Clock
1/N Clock	(分周比)	1/64 Clock	
	Pattern Sync	Position	1 bits

表 B.1.2-6 Misc2 タブ

大項目	中項目	小項目	初期設定値
Clock Setting	Clock Source	Unit1:Slot4:MU181500B ^{*1}	
	Bit Rate	Variable ^{*1}	
	Baud Rate	12.500 000 Gbit/s ^{*1}	
	Offset ^{*1}	0 ppm	
	Output Clock Rate	Halfrate	
	Reference Clock ^{*1}	Internal	
	Operation Bit Rate ^{*2}	2.40 – 32.10 Gbit/s	

*1: Standard BERT for PAM4 で起動したとき

*2: Expert BERT で起動したとき

B.2 MU196040A

B.2.1 PAM4

表 B.2.1-1 Result タブ

大項目	中項目	小項目	初期設定値
設定項目切り替え	設定表示の選択		Gating
Input		Upper Eye Threshold	0.095 V
		Middle Eye Threshold	0.000 V
		Lower Eye Threshold	-0.095 V
		UL Threshold	ON
		Delay	0 mUI
Gating		Cycle	Repeat
		Unit	Time
		Time	0 day 00:00:01
		Current	ON
		Calculation	Progressive
		Interval	100 ms
Condition		EI/EFI Interval	100 ms
		Bit Mask (Block Window)	OFF
Auto Sync		Auto Sync	ON
		Threshold	INT
Sync Control		Frame Length	64 symbols
		Frame Position	1 symbols
時間表示の選択		Date&Time	
Error/Alarm 表示	Details	OFF	
	Zoom	OFF	

表 B.2.1-2 Measurement タブ

大項目	中項目	小項目	初期設定値
Gating	Cycle	Repeat	
		Time	
	Unit	Time	0 day 00:00:01
		Clock Count	>E+10
		Error Count	>E+10
	Current	ON	
		Calculation	Progressive
		Interval	100 ms
	Auto Sync	ON	
	Threshold	INT	
Sync Control	Frame Length	64 symbols	
	Frame Position	1 symbols	
	Mask	すべて 00	
Error/Alarm Condition	EI/EFI Interval	100 ms	

表 B.2.1-3 Pattern タブ

大項目	中項目	小項目	初期設定値
Test Pattern	PRBS	All List	
		Length	2^15-1
		PRBS Inv MSB	ON
		PRBS Inv LSB	ON
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
	Data	Logic LSB	POS
		Length	4
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
	Data Editor	Logic LSB	POS
		Data Length	4
		Format	Hex(Byte)
		Edit Mode	Overwrite
		Cursor Addr	0x00000000

表 B.2.1-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern			
PRBS23Q、 PRBS31Q、 PRBS31Q (Infiniband)、 PRBS31Q (Fibre Channel)	PRBS Inv MSB	ON	
	PRBS Inv LSB	ON	
	Gray Coder	ON	
	Pre Coder	OFF	
	Logic MSB	POS	
	Logic LSB	POS	
	PRBS13Q、	PRBS Inv MSB	OFF
	QPRBS13-CEI、	PRBS Inv LSB	OFF
	QPRBS31-CEI、	Gray Coder	ON
	PRBS13Q (Infiniband)	Pre Coder	OFF
QPRBS13	Logic MSB	POS	
	Logic LSB	POS	
	Seed	Lane 0	
	Gray Coder	ON	
	Pre Coder	ON	
SSPRQ、JP03A、 JP03B、Square Wave、 Transmitter Linearity	Logic MSB	POS	
	Logic LSB	POS	
	Bit Mask (Block Window)	OFF	
	External Mask	OFF	
Mask			

付録 B 初期設定項目一覧

表 B.2.1-4 Input タブ

大項目	中項目	小項目	初期設定値
Data	Input Condition	Single-Ended	Single-Ended
		Single-Ended	Data
		Differential 50Ohm	Independent
		Differential 100Ohm	Independent
	Termination		GND
		Data	Upper Eye Threshold 0.165 V Middle Eye Threshold 0.000 V Lower Eye Threshold -0.165 V
	XData	Upper Eye Threshold	0.165 V
		Middle Eye Threshold	0.000 V
		Lower Eye Threshold	-0.165 V
	UL Threshold		ON
		Differential Selection	Data-XData
		Threshold	0.000 V
Clock	Selection		External Clock
			2.40 – 16.05 GBaud
			2.40 – 16.05 GHz (1/1 Clock)
	Delay		0 mUI
		Relative	0 mUI
		Jitter Input	OFF
Measurement Restart	Data Threshold		OFF
		Clock Delay	OFF

表 B.2.1-5 Capture タブ

大項目	中項目	小項目	初期設定値
Acquisition			Bit Pattern
Condition	Number of Block		
			128
	Condition	Trigger	
	Trigger	Position	Match Pattern
			Top
	Match Pattern Length		4 bits
	Format		HEX
	Match Pattern		0
	Mask Pattern		0

表 B.2.1-6 Misc1 タブ

大項目	中項目	小項目	初期設定値
Pattern Sequence			Repeat
Source			External -Enable
AUX Input			External Mask
Vth			0V
AUX Output			1/N Clock
1/N Clock		(分周比)	1/64 Clock
Pattern Sync		Position	1 symbols

B.2.2 NRZ

表 B.2.2-1 Result タブ

大項目	中項目	小項目	初期設定値	
設定項目切り替え	設定表示の選択		Gating	
Input		Data Threshold	0.000 V	
		XData Threshold	—	
		Differential Selection	Data-XData	
		Threshold	—	
		Delay	0 mUI	
Gating		Cycle	Repeat	
		Unit	Time	
		Time	0 day 00:00:01	
		Current	ON	
		Calculation	Progressive	
Condition		Interval	100 ms	
		Error Detection	Insertion/Omission	
		EI/EFI Interval	100 ms	
		Bit Mask (Block Window)	OFF	
		Lane Mask (Bit Window)	OFF	
Auto Sync		Auto Sync	ON	
		Threshold	INT	
Sync Control		Frame Length	64 bits	
		Frame Position	1 bit	
結果表示の選択		Error/Alarm		
時間表示の選択		Date&Time		
Error/Alarm 表示	Zoom	OFF		
	All Channel	OFF		

表 B.2.2-2 Measurement タブ

大項目	中項目	小項目	初期設定値
Gating	Cycle	Repeat	
		Time	
	Unit	Time	0 day 00:00:01
		Clock Count	>E+10
		Error Count	>E+10
	Current	ON	
		Calculation	Progressive
		Interval	100 ms
Auto Sync	Auto Sync	ON	
	Threshold	INT	
Sync Control	Frame Length	64 bits	
	Frame Position	1 bit	
	Mask	すべて 00	
Error/Alarm Condition	Error Detection	Insertion/Omission	
	EI/EFI Interval	100 ms	

表 B.2.2-3 Pattern タブ

大項目	中項目	小項目	初期設定値
Test Pattern			All List
Test Pattern	PRBS	Length	2^15-1
		Mark Ratio	1/2
		Logic	POS
	Zero Substitution	Length	2^15
		Zero Substitution Length	1 bits
		Additional Bit	1
		Logic	POS
	Data	Length	2
		Logic	POS
	Data Editor	Data Length	2
		Format	Hex(Byte)
		Edit Mode	Overwrite
		Cursor Addr	0x00000000
	SSPR	Logic	POS
Mask	Bit Mask (Block Window)		OFF
	Lane Mask (Bit Window)		OFF
	External Mask		OFF

表 B.2.2-4 Input タブ

大項目	中項目	小項目	初期設定値
Data	Input Condition	Single-Ended	Single-Ended
		Single-Ended	Data
		Differential 50Ohm	Independent
		Differential 100Ohm	Independent
	Data Threshold		0.000 V
	Termination	GND	
		Variable	0.000 V
	XData Threshold		0.000 V
	Differential Selection		Data-XData
	Threshold		0.000 V
Clock	Selection		External Clock
	Operation Bitrate		2.40 – 16.05 GBit/s
	Input Clock Freq.		2.40 – 16.05 GHz (1/1 Clock)
	Delay	0 mUI	
		Relative	0 mUI
		Jitter Input	OFF
Measurement Restart	Data Threshold		OFF
	Clock Delay		OFF

表 B.2.2-5 Capture タブ

大項目	中項目	小項目	初期設定値
Acquisition			Bit Pattern
Condition	Number of Block		128
	Condition	Trigger	
	Trigger	Match Pattern	
		Position	Top
	Match Pattern Length		4 bits
	Format		HEX
	Match Pattern		0
	Mask Pattern		0

表 B.2.2-6 Misc1 タブ

大項目	中項目	小項目	初期設定値
Pattern Sequence			Repeat
Burst	Source	External -Enable	
	Delay	0 bits	
	Enable Period	128 000 bits	
	Burst Cycle	128 000 000 bits	
	Auto/Manual	Manual	
AUX Input			External Mask
AUX Output	Vth	0V	
	1/N Clock	(分周比)	1/64 Clock
	Pattern Sync	Position	1 bits

B.3 MU196040B

B.3.1 PAM4

表 B.3.1-1 Result タブ

大項目	中項目	小項目	初期設定値		
設定項目切り替え	設定表示の選択		Gating		
Input		Upper Eye Threshold	0.095 V		
		Middle Eye Threshold	0.000 V		
		Lower Eye Threshold	-0.095 V		
		U/L Threshold Sync	ON		
		Low Frequency Equalizer	OFF		
			0.000 dB		
		DFE	OFF		
			0		
		Delay	0 mUI		
		Gating	Cycle		
Condition			Repeat		
			Unit		
			Time		
			0 day 00:00:01		
			Current		
Calculation		ON			
		Progressive			
Interval		100 ms			
		100 ms			
Auto Sync		EI/EFI Interval	100 ms		
		Bit Mask (Block Window)	OFF		
Sync Control		Auto Sync	ON		
		Threshold	INT		
RS-FEC Symbol		Frame Length	64 symbols		
		Frame Position	1 symbol		
時間表示の選択		Preset	Variable		
		Measurement Condition	Intermittent Error Detect		
		Codeword Length	544		
		FEC Symbol Length	10		
		FEC Symbol Error Threshold	16		
Error/Alarm 表示		Date&Time			
	Details	OFF			
	Zoom	OFF			

表 B.3.1-2 Measurement タブ

大項目	中項目	小項目	初期設定値
Gating	Cycle	Repeat	
		Time	
	Unit	Time	0 day 00:00:01
		Clock Count	>E+10
		Error Count	>E+10
	Current	ON	
		Calculation	Progressive
		Interval	100 ms
	Auto Sync	ON	
	Threshold	INT	
Sync Control	Frame Length	64 symbols	
	Frame Position	1 symbol	
	Mask	00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00	
Error/Alarm Condition	EI/EFI Interval	100 ms	
Measurement Restart	Data Threshold	OFF	
	Clock Delay	OFF	

表 B.3.1-3 Pattern タブ

大項目	中項目	小項目	初期設定値
Test Pattern	PRBS	All List	
		Length	2^15-1
		PRBS Inv MSB	ON
		PRBS Inv LSB	ON
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
		Logic LSB	POS
	Data	Input Signal Decoder	OFF
		Length	4
		Gray Coder	ON
		Pre Coder	OFF
		Logic MSB	POS
		Logic LSB	POS
		Input Signal Decoder	OFF

表 B.3.1-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern (続き)			
Data Editor	Data Length	4	
	Format	Hex(Byte)	
	Edit Mode	Overwrite	
	Cursor Addr	0x00000000	
PRBS23Q、 PRBS31Q、 PRBS31Q (Infiniband)、 PRBS31Q (Fibre Channel)	PRBS Inv MSB	ON	
	PRBS Inv LSB	ON	
	Gray Coder	ON	
	Pre Coder	OFF	
	Logic MSB	POS	
	Logic LSB	POS	
	Input Signal Decoder	OFF	
	PRBS13Q、 QPRBS13-CEI、 QPRBS31-CEI、 PRBS13Q (Infiniband)	PRBS Inv MSB	OFF
QPRBS13	PRBS Inv LSB	OFF	
	Gray Coder	ON	
	Pre Coder	OFF	
	Logic MSB	POS	
	Logic LSB	POS	
	Input Signal Decoder	OFF	
	Seed	Lane 0	
	Gray Coder	ON	
SSPRQ、JP03A、 JP03B、Square Wave、 Transmitter Linearity	Pre Coder	ON	
	Logic MSB	POS	
	Logic LSB	POS	
	Input Signal Decoder	OFF	

表 B.3.1-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern (続き)			
	RS-FEC Scrambled Idle 50G 1Lane、RS-FEC Scrambled Idle 100G 1Lanes、RS-FEC-Int Scrambled Idle 100G 1Lanes	Gray Coder Pre Coder Logic MSB Logic LSB Input Signal Decoder Inverse Gray Coder Pre-Code Remover	OFF OFF POS POS ON ON OFF
	RS-FEC Scrambled Idle 100G 2Lanes、RS-FEC Scrambled Idle 200G 2Lanes、RS-FEC Scrambled Idle 200G 4Lanes、RS-FEC Scrambled Idle 400G 4Lanes、RS-FEC Scrambled Idle 400G 8Lanes	Lane Gray Coder Pre Coder Logic MSB Logic LSB Input Signal Decoder Inverse Gray Coder Pre-Code Remover	0 OFF OFF POS POS ON ON OFF
	CP in 1b/1b Encoding for PCIe6	Gray Coder Pre Coder Logic MSB Logic LSB Seed SKP OS Filtering	ON OFF POS POS Lane 0 ON
	MCP in 1b/1b Encoding for PCIe6	Gray Coder Pre Coder Logic MSB Logic LSB Seed SRIS SKP EIEOS SKP OS Filtering	ON ON POS POS Lane 0 OFF SKPx1 ON ON
Mask	Bit Mask (Block Window)	OFF	
	External Mask		OFF

表 B.3.1-4 Input タブ

大項目	中項目	小項目	初期設定値
Data	Input Condition	Single-Ended	
		Single-Ended	Data
		Differential 50Ohm	Independent
		Differential 100Ohm	Independent
	Termination		GND
		Data	Upper Eye Threshold 0.095 V
	XData	Middle Eye Threshold	0.000 V
		Lower Eye Threshold	-0.095 V
	UL Threshold	Upper Eye Threshold	0.095 V
		Middle Eye Threshold	0.000 V
		Lower Eye Threshold	-0.095 V
	UL Threshold		ON
		Differential Selection	Data-XData
		Threshold	0.000 V
Equalizer	Low Frequency Equalizer	OFF	
		Data	0.000 dB
	Decision Feedback Equalizer	OFF	
		Data	0
Clock	Selection		External Clock
		Data	2.40 – 32.10 Gbaud ^{*1}
	Operation Baud Rate		Auto ^{*2}
		Data	1.20 – 16.05 GHz (1/2 Clock) ^{*1}
	Input Clock Freq.		1.20 – 32.1 GHz (1/2 Clock) ^{*2}
		Data	0 mUI
		Delay	0 mUI
	Relative		0 mUI
		Jitter Input	OFF

*1: MU196040B-001 搭載時

*2: MU196040B-002 または MU196040B-y12 搭載時

表 B.3.1-5 Capture タブ

大項目	中項目	小項目	初期設定値
Capture Mode	Capture Mode		Sync Mode Capture
	State		-----
Capture Result Display	Auto Launch		Capture Data
Condition	Number of Blocks		128
	Capture Area		After the Trigger
	Trigger		Match Pattern
	Match Pattern Length		4 symbol
	Notation		Symbol(PAM4)
	Match Pattern		00 00
	Mask		00 00

表 B.3.1-6 Misc1 タブ

大項目	中項目	小項目	初期設定値
Pattern Sequence			Repeat
	Source		External·Enable
AUX Input			External Mask
AUX Output	Vth		0V
	1/N Clock	(分周比)	1/64 Clock
	Pattern Sync	Position	1 symbols

表 B.3.1-7 Logging タブ

大項目	中項目	小項目	初期設定値
BER/SER Logging	Logging		OFF
	Cycle		00:00:05
	ER (Symbol)		OFF
	ER (Bit)		OFF
	ER (MSB)		OFF
	ER (LSB)		OFF
	EC (Symbol)		OFF
	EC (Bit)		OFF
	EC (MSB)		OFF
	EC (LSB)		OFF
	Clock Loss		OFF
	Sync Loss		OFF

B.3.2 NRZ

表 B.3.2-1 Result タブ

大項目	中項目	小項目	初期設定値
設定項目切り替え	設定表示の選択		Gating
Input		Data Threshold	0.000 V
		XData Threshold	—
		Differential Selection	Data-XData
		Threshold	—
		Delay	0 mUI
		LFE	OFF
			0.000 dB
		DFE	OFF
			0
Gating		Cycle	Repeat
		Unit	Time
		Time	0 day 00:00:01
		Current	ON
		Calculation	Progressive
Condition		Interval	100 ms
		Error Detection	Insertion/Omission
		EI/EFI Interval	100 ms
		Bit Mask (Block Window)	OFF
Auto Sync		Lane Mask (Bit Window)	OFF
		Auto Sync	ON
		Threshold	INT
Sync Control		Frame Length	64 bits
		Frame Position	1 bit
RS-FEC Symbol		Preset	Variable
		Measurement Condition	Intermittent Error Detect
		Codeword Length	528
		FEC Symbol Length	10
		FEC Symbol Error Threshold	8

表 B.3.2-1 Result タブ (続き)

大項目	中項目	小項目	初期設定値
結果表示の選択			Error/Alarm
時間表示の選択			Date&Time
Error/Alarm 表示	Zoom	OFF	
	Show in Window	OFF	

表 B.3.2-2 Measurement タブ

大項目	中項目	小項目	初期設定値
Gating	Cycle	Repeat	
		Time	
	Unit	Time	0 day 00:00:01
		Clock Count	>E+10
		Error Count	>E+10
	Current	ON	
		Calculation	Progressive
		Interval	100 ms
Auto Sync	Auto Sync	ON	
	Threshold	INT	
Sync Control	Frame Length	64 bits	
	Frame Position	1 bit	
	Mask	すべて 00	
Error/Alarm Condition	Error Detection	Insertion/Omission	
	EI/EFI Interval	100 ms	
Measurement Restart	Data Threshold	OFF	
	Clock Delay	OFF	

表 B.3.2-3 Pattern タブ

大項目	中項目	小項目	初期設定値
Test Pattern			All List
PRBS	Length	2^15-1	
	Mark Ratio	1/2	
	Logic	POS	
Zero Substitution	Length	2^15	
	Zero Substitution Length	1 bits	
	Additional Bit	1	
	Logic	POS	
Data	Length	2	
	Logic	POS	
Data Editor	Data Length	2	
	Format	Hex(Byte)	
	Edit Mode	Overwrite	
	Cursor Addr	0x00000000	
SSPR	Logic	POS	
RS-FEC Scrambled Idle 25G 1Lane	Logic	POS	
RS-FEC Scrambled Idle 50G 2Lanes RS(544,514)、 RS-FEC Scrambled Idle 100G 4Lanes、 RS-FEC Scrambled Idle 100G 4Lanes RS(544,514)	Lane	0	
	Logic	POS	
CP in 8b/10b Encoding for PCIe1 CP in 8b/10b Encoding for PCIe2	Seed	Lane 0	
	Delay Symbol	OFF	
	SKP	SKPx1	
	SKP OS Filtering	ON	
MCP in 8b/10b Encoding for PCIe1 MCP in 8b/10b Encoding for PCIe2	Seed	Lane 0	
	Delay Symbol	OFF	
	SKP	No SKP	
	SKP OS Filtering	ON	

表 B.3.2-3 Pattern タブ (続き)

大項目	中項目	小項目	初期設定値
Test Pattern	CP in 128b/130b Encoding for PCIe3 CP in 128b/130b Encoding for PCIe4 CP in 128b/130b Encoding for PCIe5	Preset SKP SKP OS Filtering	P0 No SKP OFF
	MCP in 128b/130b Encoding for PCIe3 MCP in 128b/130b Encoding for PCIe4	SRIS SKP EIEOS SKP OS Filtering	OFF SKPx1 ON ON
	MCP in 128b/130b Encoding for PCIe5	SRIS SKP EIEOS Pre Coder SKP OS Filtering	OFF SKPx1 ON ON ON
Mask	Bit Mask (Block Window) Lane Mask (Bit Window) External Mask		OFF OFF OFF

表 B.3.2-4 Input タブ

大項目	中項目	小項目	初期設定値
Data	Input Condition	Single-Ended	Single-Ended
		Single-Ended	Data
		Differential 50Ohm	Independent
		Differential 100Ohm	Independent
	Data Threshold		0.000 V
	Termination	GND	
		Variable	0.000 V
	XData Threshold		0.000 V
	Differential Selection		Data-XData
	Threshold		0.000 V
Equalizer	Low Frequency Equalizer	OFF	
		Data	0.000 dB
	Decision Feedback Equalizer	OFF	
		Data	0
Clock	Selection		External Clock
	Operation Bitrate		2.40 – 32.10 Gbit/s ^{*1} Auto ^{*2}
	Input Clock Freq.		1.20 – 16.05 GHz (1/2 Clock) ^{*1} 1.20 – 32.1 GHz (1/2 Clock) ^{*2}
	Delay	0 mUI	
		Relative	0 mUI
		Jitter Input	OFF

*1: MU196040B-001 搭載時

*2: MU196040B-002 または MU196040B-y12 搭載時

表 B.3.2-5 Capture タブ

大項目	中項目	小項目	初期設定値
Capture Mode	Capture Mode		Sync Mode Capture
		State	-----
Capture Result Display	Auto Launch		Capture Data
Condition	Number of Blocks		128
	Capture Area		After The Trigger
	Trigger		Match Pattern
	Match Pattern Length		4 bit
	Notation		Bin
	Match Pattern		0000
	Mask		0000

表 B.3.2-6 Misc1 タブ

大項目	中項目	小項目	初期設定値
Pattern Sequence	Burst	Source	External -Enable
		Delay	0 bits
		Enable Period	128 000 bits
		Burst Cycle	12 800 000 bits
		Auto/Manual	Manual
		Vth	0V
AUX Input	External Mask		
AUX Output	1/N Clock	(分周比)	1/64 Clock
	Pattern Sync	Position	1 bits

表 B.3.2-7 Logging タブ

大項目	中項目	小項目	初期設定値
BER/SER Logging	Logging		OFF
	Cycle		00:00:05
	ER (Total)		OFF
	ER (INS)		OFF
	ER (OMI)		OFF
	EC (Total)		OFF
	EC (INS)		OFF
	EC (OMI)		OFF
	Clock Loss		OFF
	Sync Loss		OFF

参照先はページ番号です。

■アルファベット順

A

- AUX In 3-2, 3-3, 3-4
AUX Out 3-2, 3-3, 3-4

C

- CDR 4-5
Clock Out 3-2

D

- Data Input 3-3, 3-4
Data Output 3-2

E

- Ext Clock In 3-2, 3-3, 3-4

G

- Gating Out 3-2

R

- ROSA 4-2

S

- SERDES 4-5

T

- TIA 4-2
TOSA 4-2

■50音順

お

- 応用部品 1-8
オプション形名 1-6

き

- 危険 ii

け

- 警告 ii

こ

- 校正 6-3

せ

- 性能試験 5-1

ち

- 注意 ii

て

- 手順 5-5, 5-8, 5-10, 5-13, 5-14

は

- バイアステー 2-5
破損防止処理 2-3

ひ

- 標準構成 1-4

ほ

- 保管 6-2
保証 iii

ゆ

- 輸送 6-3

